Intel Xeon Phi "Knights Landing"프로세서는 AVX-512를 지원하는 최초의 프로세서이지만 SSE2가없는 SSE 또는 AVX2가없는 AVX와 같은 "F"만 지원하므로 주로 부동 소수점 처리가 가능합니다.Will Knights 랜딩 CPU (Xeon Phi)가 바이트/워드 정수 코드를 가속합니까?
저는 intrinsics를 통해 최대 SSE4.1 명령어를 사용하여 바이트 및 단어 (8 비트 및 16 비트)에서 작동하는 소프트웨어를 작성하고 있습니다.
AVX-512F에 EVEX로 인코딩 된 버전의 전체/대부분의 SSE4.1 지침이 있는지 여부와 이것이 내 SSE 코드가 자동으로 EVEX 확장 지침을 얻고 모든 새로운 레지스터.
SIMD 레지스터 파일의 폭이 32 - 레지스터 ZMM0 ZMM31 개의 512 비트 256 비트 증가된다
위키이 말한다. 이 레지스터는 스트리밍 SIMD 확장의 AVX 확장 및 128 비트 XMM 레지스터에서 256 비트 YMM 레지스터로 처리 할 수 있으며 EVEX를 사용하는 경우 레거시 AVX 및 SSE 명령어를 확장하여 16 개의 추가 레지스터 XMM16-XMM31 및 YMM16-YMM31에서 작동 할 수 있습니다 인코딩 된 양식. 이것은 불행하게도 AVX512 지원과 함께 컴파일 SSE4 코드 (최고) 같은으로 이어질 것입니다 여부를 명확히하지 않습니다
는 AVX2로 컴파일하는 것은 (기존 지침의 VEX 코딩)를 제공하는 속도를 높이는.
SSE2/4 코드 (C 내장 함수)가 AVX-512F 용으로 컴파일 될 때 어떤 일이 일어날 지 알고 있습니까? AVX1의 VEX 코딩에서 바이트 및 워드 명령어와 같은 속도 증가를 기대할 수 있습니까?
은 좀 더보고 내 자신의 질문에 대답 수 있습니다. 이것의 마지막 문장을 참조하십시오 https://en.wikipedia.org/wiki/AVX-512#SIMD_modes ...이 AVX512BW 때까지 새로운 레지스터와 네임 스페이스를 공유하지 않습니다 바이트 단어 운영 SSE/AVX 명령어처럼 보인다. 이것이 실제로 성과 측면에서 의미있는 것이 있다면 어떤 설명이 필요한가? – user1649948
당신은 Purley (내년에, 아마)를 기다리고 싶을지도 모른다 - 그것은 AVX-512BW 추가를 가질 것이다. –
AVX-512F는 "Big Core"(Xeon)과 "Throughput hpc accelerator"(Xeon Phi)에서 모두 지원됩니다. 그러나 제온 피 (Xeon Phi)와 빅 코어 (Big Core)는 빅 코어 사용자만을 대상으로하거나 독점적으로 "처리량"사용을 목표로하는 추가 고유 AVX-512 명령어 세트를 보유하게된다. AVX-512BW는 Big core 전용으로, 예를 들면. AVX-512ER (상호)는 Xeon Phi에서만 사용할 수 있습니다. 퍼포먼스가 현명한 지 잘 모르겠지만, "파워 퍼포먼스가 현명하다"고 약간의 FP 포커스가 현명해야한다. (제온 파이는 더 많은 FP 지향 전력에 민감한 쓰루풋 중심 사용자를 대상으로한다.) 이전 주석의 연속에서 – zam