독립 메모리 채널 : 그것은

Question

내가 인텔 제온 프로세서의 Datasheet을 읽고 프로그래머를위한 의미합니까 어떻게 다음 보았다

통합 메모리 컨트롤러 (IMC)를 지원하는 DDR3 프로토콜 사 독립과를 64 (각각 72 비트)에 대해 8 비트 ECC가있는 8 비트 메모리 채널을 지원하고 메모리 유형에 따라 채널 당 1 - 3 개의 DIMM을 지원합니다. .

나는 이것이 프로그래머 관점에서 정확히 무엇을 의미하는지 알아야합니다.

1. 이 메모리 컨트롤러가 인접하지 않은 메모리 영역에서 동시에 데이터의 4로드를 실행할 수있다),이에
   문서는 오히려 드문 드문 것 같다 내가 물어 손에 인텔 사람이없는 (그리고 최대 3 개의 메모리 DIMM에서 각 데이터 요청)? 나는. 3 개 DIMM을으로부터 스트라이프 4x64 비트 값, 예를 들면 :
   | X | _ | X | _ | X | _ | X |
   

2. 이 IMC는 1x256 비트까지로드 (1 개)의 부하를 실행할 수있다 (X는 _ 언로드 된 데이터의 임의의 큰 영역은 데이터로드) 인접한 메모리 영역으로부터.
   | X | X | X | X | _ | _ | _ | _ |

Answer 1

이것은 컴파일러 및 OS의 메모리 컨트롤러에 따라 구현 특정 보인다. 이 표준은 http://www.jedec.org/standards-documents/docs/jesd-79-3d에서 사용할 수 있습니다. 컨트롤러가 완벽하게 호환되면 인터리브 모드 또는 비 인터리브 모드를 나타 내기 위해 설정할 수있는 특정 비트가있는 것으로 보입니다. DDR3 스펙의 24, 25 및 143 페이지를 참조하십시오.

특히 i7/i5/i3 시리즈의 경우 최신 Intel 칩의 경우 첫 번째 예제와 같이 메모리가 인터리브됩니다. 이보다 더 새로운 칩과 아마 그것을 지원하는 컴파일러의 경우, 인터리브/스트라이핑 될 수있을만큼 큰 것을로드하는 예가 하나의 Asm/C/C++ 레벨 호출은 각 메모리 채널에 필요한 독립적 인 하드웨어 채널 레벨로드를 시작합니다. 위키 피 디아에 멀티 채널 메모리 페이지의 트리플 채널 섹션에서

이렇게 CPU를 적은 목록이

은 가능성이 불완전 : 사양 링크에 대한 http://en.wikipedia.org/wiki/Multi-channel_memory_architecture