진리표를 작성하고이를 다음과 같은 부울 식 (f = B'A '+ CA'+ DC '+ DB + D'CB ')에서 가져 왔습니다. Quartus를 사용하여 회로로 변환하십시오.진리표, 부울 식 및 회로
저는 디지털 논리에 익숙하지 않아 내가 시도한 것이 맞는지 누군가에게 알려주는 경험이 있습니다.
'장치 지원 설치'가 없으므로 회로를 컴파일 할 수 없습니다. 누군가가 그것을 얻는 방법에 대한 올바른 방향으로 나를 가리킬 수 있다면, 그것은 크게 감사하겠습니다.
이것은 부울 표현식을 기반으로 만든 회로입니다.
이 내 진실을 테이블입니다. 이 회로는 (매우 효율적이지는 않지만) AND하여 게이트의 좌측
모든 수학적으로 정확한 보이는 F 열에 대응한다. 게이트 사용량을 크게 줄일 수 있습니다. 대신 분할의
신호 전에 NOT 게이트 및 각각의 브랜치를 갖는 사용자가 NOT 게이트 따라서 사용 NOT 게이트의 총량을 감소 후 신호를 분리 할 수 자체 NOT 게이트를 갖는다.
어쨌든, 당신의 회로가 유효하지 않은 근본적인 이유는 여기에, 그것 때문에 바로 오른쪽 부분이다 :
당신은 허용되지 않습니다 두 개의 게이트의 출력을 함께 단락된다. 단일 노드는 동시에 두 개의 별도 전압을 가질 수 없습니다.
이 문제를 해결하려면 5 AND 게이트의 개별 출력을 받아 5 입력 OR 게이트의 별도 입력으로 가져 가야합니다. 이 같은
뭔가 :
당신이 게이트에 오 개 입력을 지원하지 않습니다 사용하는이 소프트웨어 패키지는, 다음과 같이 그것을 분할 할 수있는 경우 :
https://electronics.stackexchange.com/ 또는 https://math.stackexchange.com/이 더 적합할까요? – jdv