두 개의 USART 인터럽트가있는 오버런 오류

Question

STM32F2에서 115200 보드에서 실행중인 두 개의 USART를 사용하여 하나는 무선 모듈과 통신하고 다른 하나는 PC에서 직렬로 전달합니다. 클럭 속도는 120MHz입니다.

두 USART에서 동시에 데이터를 수신하는 경우 하나의 USART 또는 다른 하나에서 오버런 오류가 발생할 수 있습니다. 인터럽트는 바이트를 원형 버퍼에 간단히 복사하기 때문에 엔벨로프 계산 중 일부 빠른 작업을 수행하면 둘 다 처리 할 충분한 시간이 있어야합니다.

이론 및 측정 모두 버퍼에서 바이트를 푸시하기위한 인터럽트 코드는 2-4μS의 순서로 실행되어야하며, 115200 보드에서 우리는 각 문자를 처리하는 데 약 70us가 있어야합니다.

우리는 때때로 다른 USART에서 비정기 ORE를보고 있습니까?

업데이트 - 추가 정보 : 우리의 코드에

1. 없음 ISR은이 시점에서 발사된다.
2. 우리는 10mS마다 발사되도록 구성된 Systick 인터럽트로 Keil RTX를 실행 중입니다.
3. 현재로서는 인터럽트를 비활성화하지 않습니다.
4. 는 위의 모든 70us 감안할 때 (정말 치명적인되지 않음) 매치를 중지 대기 시간이 12cycles 주위에이 책 (는 Cortex-M 프로세서 제품군에 대한 디자이너의 가이드)

를 따르면 시간 이상 (10)의 적어도 요인이다 우리는 인터럽트를 해결하기 위해 노력합니다. 그래서 설명하기가 쉽지 않은 것 같습니다. 내가보고있는 다른 요소가 있어야한다고 결론을 내려야합니까?

MDK-ARM은 systick 인터럽트 때문에 RTOS에 의해 사용되는없는 시간이 다른 ISR의 바이트 각 당 실행 2-3μS 걸릴 수 있습니다 버전 4.70

입니다.

Answer 1

몇 달 전에 Cortex M4 (SAM4S)에서 비슷한 문제가 발생했습니다. 타이머 인터럽트를 기반으로 100 Hz에서 호출되는 함수가 있습니다.

그동안 나는 챠리스 수신시 인터럽트하도록 UART를 구성했습니다. UART를 통해 예상 된 데이터는 64 바이트 길이의 패킷이었고 모든 문자에서 인터럽트가 발생하여 대기 시간이 발생하여 100 Hz 업데이트 기능이 약 20 Hz에서 실행되었습니다. 이 특정 120MHz 프로세서에서는 100Hz가 상대적으로 느리지 만 모든 문자에서 방해가되어 막대한 지연이 발생했습니다.

PDC (Peripheral DMA controller)를 사용하도록 UART를 구성하기로 결정했는데 문제가 즉시 사라졌습니다.

DMA를 사용하면 버퍼가 가득 차서 오버 헤드가 많이 남을 때까지 프로세서에 인터럽트없이 데이터를 저장할 수 있습니다.

제 경우에는 PDC에 UART 데이터를 버퍼 (바이트 배열)에 저장하고 길이를 지정하라고했습니다. PDC를 통한 UART가 버퍼를 채울 때 PDC는 인터럽트를 발생했습니다.PDC ISR에서

:

1. PDC에게 새로운 빈 버퍼
2. 다시 시작 UART PDC
3. 종료 RINGBUFFER에
4. 방어 적이기 전체 버퍼를 (우리가 ISR 다른 물건을 할 동안 그렇게 데이터를 수집 할 수 있습니다)을 얻었다 ISR

위에서 추천 한 swineone으로 DMA를 구현하면 인생을 사랑하게됩니다.