특히 STMF4xx/F7xx와 같은 "빠른"장치로 작업 할 때 공급 전압 및 시스템 클럭 주파수에 따라 플래시 대기 사이클 수를 지정해야합니다.플래시 대기 사이클 수를 지정해야하는 이유는 무엇입니까?
CPU가 명령어 나 상수를 가져 오면 FLITF를 통해 수행됩니다. 요청 된 데이터를 제공 할 수있는 한 FLITF가 CPU 요청을 보유한다는 가정하에 다른 버스 마스터가 플래시에 액세스 할 수 없도록합니다.
사실이라면 어떤 인터페이스에서든 플래시 대기 사이클을 알아야하는 이유는 무엇입니까? 캐시가 얼마나 오래 기다릴 지 안다면 독립적으로 명령을 미리로드합니다.
플래시는 속도 제한이있는 일부/많은 MCU의 유일한 논리가 아닙니다. 일부는 CPU가 그 이상으로 잘 수행 할 수 있다고하더라도 주변 장치 클록이 X를 초과 할 수 없다고 말합니다. PLL은 특히 min 및 max 범위를 사용해야합니다. 그렇지 않으면 불안정한 시계로 끝날 수 있습니다 (잠금 또는 잠금 해제가되지 않고 디자인에 따라 달라질 수 있음). 다만 몇몇 차가 200mph를 갈 수 있기 때문에 그 (것)들 모두는 할 수 있지 않는다. 각 칩의 각 논리 블록이나 주변 장치에 대해 설계된 매개 변수 내에서 타이밍을 유지해야하거나 나쁜 일이 발생할 수 있습니다. –