-3
나는 덧셈 유닛, 특히 반가 속기에 대해 작업하고 있습니다.반 이산 회로 그리기
현재 나는 디지털 작품에 표준 반가 산기를 그려 넣었습니다 (아래 이미지와 같습니다).
단, I는 예컨대 AND NOT OR XOR 게이트의 선택을 사용하여 하프 가산기 단위 회로를 그릴 요구되고있다.
다른 방법으로 반가 사기를 그리는 방법은 무엇입니까?
나는 덧셈 유닛, 특히 반가 속기에 대해 작업하고 있습니다.반 이산 회로 그리기
현재 나는 디지털 작품에 표준 반가 산기를 그려 넣었습니다 (아래 이미지와 같습니다).
단, I는 예컨대 AND NOT OR XOR 게이트의 선택을 사용하여 하프 가산기 단위 회로를 그릴 요구되고있다.
다른 방법으로 반가 사기를 그리는 방법은 무엇입니까?
S 및 C 출력에 대한 불리언 논리를 다시 계수 할 수 있습니다 (예 :
S = A^B
= A.B'+A'.B
= (A.B)'.(A'.B')'
= (A.B+A'B')'
C = A.B
= (A'+B')'
위의 재 강조된 표현식 중 하나를 사용하여 회로를 그립니다.
'S'는 XOR 게이트이고 'C'는 AND 게이트입니다. 분명히 당신은 이미 문제를 해결했습니다. 어쩌면 XOR 게이트를 제거하고 AND, OR, NOT 게이트를 사용하여 구성 할 수 있습니까? XOR 게이트를 구성하는 몇 가지 방법이 있습니다. – mmgp
[http://electronics.stackexchange.com] (http://electronics.stackexchange.com)에서 물어보십시오. – marko