2017-10-06 14 views

답변

0

상용 NIC의 경우 불가능합니다. NIC ASIC은 64b/66b 라인 코드로 인코딩 된 전체 이더넷 프레임 만 생성합니다. 제조업체의 내부 NIC ASIC 설명서에 액세스 할 수있는 경우가 아니면 그리고 나서조차도 불가능할 것입니다.

FPGA 보드를 사용하는 것이 좋습니다.

+0

알겠습니다. 많은 감사합니다. 64b/66b 데이터 패킷의 스크램블링 (결정론적인)도 있음을 알 수 있습니다. 프레임과 스크램블링이 발생하면 괜찮은 것 같아요. 1의 출력 섹션 (출력 라이트가 높게 유지됨)이 길면 충분히 오래 걸릴 것입니다. https://leventozturk.com/engineering/ crc /) 모든 1이있는 데이터 패킷을 보낼 경우. 이를위한 권장 소프트웨어가 있습니까? 나는 wireshark가 데이터를 보내지 않고 모니터링하는 것을 보았습니다. http://bittwist.sourceforge.net/을 볼 수 있습니까? 나는 그것이 100Mbps를위한 것이라는 것을, 어떤 함정이라도 본다? – user5579188

+0

스크램블링은 결정 론적이지만 선형 피드백 시프트 레지스터로 수행되므로 초기 상태와 이전에 전송 된 데이터에 따라 달라집니다. 초기 상태가 무엇인지 알 수 없거나 데이터가 전송 된시기를 정확하게 알 수있는 방법이 없습니다. 64b/66b의 전체적인 점은 클록 복구를 가능하게하고 1과 0의 수를 균형있게 유지하기 위해 1 초 또는 0의 실행 길이를 제한 (최소 전이 밀도, 66 비트마다 적어도 하나의 전환)하도록 제한하는 것입니다. DC 오프셋 이동. –

+0

re : "초기 상태를 확인하거나 데이터가 전송되었을 때 정확하게 알 수있는 방법이 없습니다."아, 좋은 지적입니다. 그러나 "1"의 연속 패킷 만 전송하면 64b/66b 시프트 레지스터가 이전 58 번째 비트만큼 멀리 보이는 것처럼 보입니다. 결정적으로 모든 1을 계속 전송하면 어느 시점에서 충분히 알 수 있습니다. 스크램블러는 본다. 그리고 나는 그것이 1의 특정 길이를 가지게된다는 것을 알기에 충분하다. – user5579188