IC 설계 분야의 "논리적"시스템의 검증은 "디자인 검증"으로 알려져 있습니다.이 검증은 하드웨어로 설계 한 시스템이 원하는 기능을 구현하도록 보장하는 프로세스입니다.
래더 로직의 Verilog와 같은 현대 HDL 년대 중 하나에 변환 할 수 ..
always @(*) R18 = !R16 && (R15 | R12);
같은 식으로 각각의 사다리
|---|R15|---+---|/R16|---------(R18)--------|
| |
|---|R12|---+
변환 또는 당신은 할당 문을 사용할 수
assign R18 = R16 && (R15 | R12);
래칭 릴레이
assign R18 = (set condition) || R18 && !(break condition);
그런 다음 Icarus과 같은 무료 Verilog 시뮬레이터를 사용하여 테스트 벤치를 개발하고 시스템을 테스트하십시오. 테스트 케이스가 로직의 CODE 커버리지를 잘 확인했는지 확인하십시오! 그리고 사다리 편집 소프트웨어가 Rnn이 아닌 적절한 네이밍 기능을 제공한다면이를 사용하십시오.
(참고 :., Xnn는 입력이고 신속하게 온라인 자습서 중 하나에서 수집 될 수 Ynn이 출력되는 동안 PLC 규칙에 대한 래더 로직에서, RNN은, 내부 릴레이입니다
의 Verilog 것 당신의 테스트 및 테스트 벤치를 개발하기 쉬운 언어를 할 수!
그것은 일부 단위 지연 프로그램에 도움이 될 수 있습니다.
미안 해요, 래더 로직을 찾았다 적이을 /를 Verilog 번역 ... 하지만 사다리에서 우리 시대의 논리는 단지 PLC를 프로그래밍하기위한 컴퓨터에 집어 넣었을뿐입니다. 내가 사용한 릴레이 시스템 캐비닛에 배선 된 REAL 릴레이!
행운을 빈다. 이 LogixPro라는 프로그램이
http://cq.cx/ladder.pl
아주 좋습니다! 곧 시뮬레이터를 살펴 보겠습니다. –