2
Verilog와 C (SystemC가 정확함)를 사용하는 애플리케이션이 있습니다. 전체 응용 프로그램에서 사용할 수있는 공통 헤더 파일을 갖는 방법이 있는지 알고 싶었습니다.SystemC와 Verilog 간의 공통 헤더 파일
같은 것을 :
#define FOO 4
나던
`define FOO 4
A
답변
4
일부 시뮬레이터 당신이 컴파일시 명령 줄에서 매크로를 정의하고 통과하게됩니다 다른 Verilog를 파일에 반복되어야한다 정의를 SystemC 및 Verilog에 전달합니다. 시뮬레이터 설명서를 확인하십시오. +define+FOO=4 (-defineall FOO=4)과 같은 형식이어야합니다 (지원되는 경우).
다른 방법은 변환 된 헤더를 생성하는 스크립트를 만드는 것입니다. 이렇게하면 하나의 파일 만 유지 관리 할 수 있습니다. 이 방법은 SystemVerilog와 SystemC간에 struct, typedef 및 enum을 공유하려는 경우 더 좋습니다.
1
다른 언어라고 생각합니다. 공용 파일을 직접 사용하기는 어렵습니다. 그러나 공통 소스를 가지고 스크립트를 사용하여 헤더 파일을 생성 할 수 있습니다.