0
컴퓨터 아키텍처 과정의 문제입니다. 나는 정확하게 대답을 결정하는 방법을 잘 모르겠다. 그래서 나는 이것을 정확하게 이해하고 있는지를 다시 한번 확인하고 싶다 :페이지 테이블 항목 수
다음과 같은 경우 페이지 테이블 엔트리의 수를 결정하자. 32b VA, 2GB 실제 메모리, 8kB 페이지, 8B PTE.
이것은 가져온 각 페이지가 2^13 바이트이고 바이트로 주소 지정이 가능하고 13b의 오프셋을 필요로하므로 내 해결책을 얻은 방법입니다 ((2^32)/(2^13) = 2^19 항목) VA에서는 32-13 = 19b를 남겨두고 항목을 색인화합니다.
소리가 맞습니까?
이것은 다른 요인들 중 페이지 테이블 형식에 따라 달라집니다. 별칭이없는 단일 주소 공간/페이지 테이블에 매핑 된 실제 메모리의 2 GiB (메모리 매핑 I/O 페이지 제외)가 2 GiB/8 KiB * 유효 * PTE가됩니다. (제로 페이지를 사용하면 앨리어싱이 발생할 가능성이 있습니다.) 해시 기반 페이지 테이블은 높은로드 팩터와 충돌에 대한 체인이있는 정의 된 * PTE (유효하지 않은 항목 포함)의 한계에 접근 할 수 있습니다. 계층 구조 페이지 테이블에서 모든 리프 테이블을 완전히 사용하면 2 GiB/8KiB PTE가있게됩니다 (다른 주소는 PDE에서 유효하지 않은 것으로 표시됩니다). –