cortex-a

2열

1답변

Linux/aarch64 (Cortex-a57)에서 정렬되지 않은 메모리 액세스를 기록하려면 어떻게해야합니까? . 즉, (정렬되지 않은 액세스의 CPU에서 인터럽트를 제기 정렬되지 않은 메모리를 중단하도록 선택 그건 그렇지 않은 경우에 CPU에 의해 지원 될 것입니다 액세스 : 나는이 여기에 포함 된 다른 두 가지가 이해 리눅스 (A SIGBUS/부드러운

0열

1답변

거대한 진 크기

를 연결 LD 내가 imx6q 위해 (코어 텍스 A9)에 코드를 연결하는 링커 스크립트를 가지고있는 동안은 : OUTPUT_FORMAT("elf32-littlearm", "elf32-bigarm", "elf32-littlearm") OUTPUT_ARCH(arm) ENTRY(Reset_Handler) /* SEARCH_DIR(.) */ GROUP(li

0열

1답변

스택 포인터는 여러 프로세스에서 어떻게 작동합니까?

이전에 이해했듯이 각 프로세스에는 고유 주소 공간 인 vitual address space 또는 프로그램 메모리 이 있으며 모든 프로세스에는 함수의 로컬 변수와 매개 변수를 저장하는 데 사용되는 stack이라는 위치가 있습니다. 또한 예외가 발생하면 프로세서 (예 : ARM 코어 텍스 -A)가 권한 모드로 전환 한 다음 예외 처리기로 분기합니다. 내가 이해

0열

1답변

ATMEL SAMA5 Xplained Board에서 at91bootstrap을 사용하여 부팅하는 동안 오류가 발생했습니다.

ATMEL SAMA5d3 xplained 보드를 부팅하는 데 Atmel AT91bootstrap을 사용하고 있습니다. At91bootstrap은 기본적으로 일부 주변 장치를 초기화 한 다음 uboot.bin을 SD-CARD에서 DRAM으로 복사합니다. uboot.bin이 성공적으로 전송되면, u-boot로 제어를 넘깁니다. at91bootstrap이 ubo

0열

1답변

ARM; 성능 모니터 장치 (PMU); th/메모리 매핑 레지스터 액세스;

ARM Cortex-A9에서 PMU 모듈을 사용하려고합니다. PMU는 'CP15 인터페이스'또는 메모리 맵 레지스터를 통해 제어 될 수 있습니다. 나는 후자를 필요로한다. 는 는 "ARM® Cortex®-A9 MP 코어 기술 참조 설명서"의 관련을 사용하여 APB를 통해 당신은 PMU 카운터에 액세스 할 수 있습니다 상태, 내부 CP15 인터페이스를 통해

0열

1답변

안드로이드 Native C++와 함께 응용 프로그램 주소 공간 외부에 R/W 등록

끝에서 시작하겠습니다. 최종 목표는 프리 스케일 i.MX 6Solo 프로세서의 레지스터에 직접 액세스 할 수있는 Android NDK로 C/C++ 라이브러리를 구축하여 하드웨어 GPIO, SPI, I2C 및 I/O를 제어 할 수있는 방법을 구현할 수 있도록하는 것입니다. Java의 PWM. 일단 네이티브 라이브러리의 메소드를 빌드하고 컴파일하면 나머지 프로

1열

1답변

ARM Cortex A53 - 하드웨어 가상화 기능

ARM Cortex A53 프로세서의 경우 위키 피디 page을보고 있습니다. 이 프로세서의 기능 목록에는 hardware virtualization이라는 용어가 포함되어 있습니다. 이 기능 목록에 어떤 기능 목록이 포함되어 있는지 아는 사람이 있는지 물어보고 싶습니다. 그 목록은 Trustzone과는 별도로 나열되어 있으므로 TEE와 관련없는 기능을 나타

0열

1답변

주변 장치 레지스터에 쓸 때 데이터 중단 예외

내 프로그램은 주변 장치 레지스터 (다중 I/O SPI 인터페이스)의 주소에 값을 쓸 때 데이터 중단 예외를 발생시킵니다. 나는 르네 사스 RZ/A1L 프로세서를 피질 A9 코어와 함께 사용하고있다. 흥미롭게도 다른 프로젝트에서 동일한 소스 코드와 동일한 저장 명령은 이러한 예외를 초래하지 않습니다. 이 주소에 대한 쓰기를 금지하거나이 주소에 대한 액세스가

3열

2답변

리셋 처리기가 Cortex-A에서는 0x0에 있지만 Cortex-M3에서는 그렇지 않은 이유

Cortex-M3에는 0x0에 초기 스택 포인터 값이 있고 0x4에 리셋 처리기가 있습니까? 이것에 대한 설계 정당화는 무엇입니까? 왜 Cortex-A 에서처럼 ARM 직원이 0x0을 리셋 처리기에 남겨 둘 수 없으므로 리셋 처리기에서 SP를 초기화해야합니까?

1열

1답변

ARM 모드를 변경하기위한 지침이 작동하지 않습니다. "msr cpsr_c XX"

에 도움이 필요합니다. Raspberry Pi2 (Cortex-A7) Baremetal Led의 깜박임 테스트 코드를 실행하려고합니다. 아래 코드는 완벽하게 작동합니다. .extern __bss_start .extern __bss_end .extern FreeRTOS_IRQ_Handler .extern FreeRTOS_SVC_Handler .ext