tlb

0열

2답변

ARMv8-A의 TLB에만 ASID가있는 이유는 무엇입니까? TLB에서 꺼내지 만 테이블에있는 메모리에 대한 비화되지 않은 액세스를 피하는 방법은 무엇입니까?

ARMv8-A에서 TLB 및 ASID에 대해 빠른 질문이 있습니다. 페이지의 설명/블록 설명자 (리프 MMU 테이블 항목)에는 ASID 식별자가없고 nG (비전 역) 비트 만 포함되어 있습니다. 이 페이지에는 ASID를 사용해야합니다. - 레지스터 값과 일치하는 실제 ASID 값은 TLB에 있습니다. 페이지 보행이 발생하고 해당 엔트리가 TLB에 추가되면

0열

1답변

TLB를 적용하기 위해 Publicnoncreatable 프로그램을 재정의 할 수 있습니까?

SketchUp.exe를 프로젝트 또는 SketchUp.exe에서 추출한 TLB로 참조했으며 개체 모델을 볼 수는 있지만 개체가있는 인스턴스를 만들 수 없습니다. 비공유 객체이거나 PublicNoncreatable로 설정되어있어 AutoCAD 나 Excel과 달리 객체 인스턴스를 만들 수 없다는 것을 알았습니다. Adobe Acrobat에서 작업 할 때 동

1열

2답변

메모리에서 변수 x를 찾을 최악의 경우 시간을 계산합니다.

시험에서 질문이 있지만 솔루션을 이해하지 못합니다. 누군가 나를 위해 솔루션을 설명 할 수 있습니까? 메모리 액세스 시간 = 2.5*10^-7 sec 초 메모리 시간 = 3*10^-6 TLB 시간 = 10^-8 주어가 판독하는 데 걸리는 시간이 얼마나 가상 어드레스 값 Ⅹ, 3 레벨 페이지 테이블 (X) 최악의 경우 메모리에서 얻은 가치? 솔루션은 다음과

0열

2답변

TLB는 어떻게 그렇게 빠른가요?

가상 메모리를 처리 할 때 종종 TLB를 사용합니다 (소프트웨어 관리 TLB에 대해 묻습니다). 가상 주소를 페이지 테이블에 연결하여 매핑되는 실제 주소를 가져 오는 대신 중간에 TLB를 사용하여 최근에 사용한 페이지를 저장할 수 있습니다. 그렇다면 가상 주소를 가져 와서 TLB에 주소가 포함되어 있는지 확인하십시오. 가상 주소가 매핑되는 물리적 주소를 반

1열

1답변

페이지 결함 및 tlb 미스에 대해 Linux perf가 부정확합니까?

나는 perf를 사용하여 페이지 오류 및 tlb miss를 테스트하는 간단한 프로그램을 작성했습니다. 코드는 다음과 같습니다. 순차적으로 1GB 데이터를 쓰고 1GB/4KB = 256K tlb 누락 및 페이지 오류를 트리거하려면 이 필요합니다. #include<stdio.h> #include <stdlib.h> #define STEP 64 #defi

0열

1답변

Visual Studio - 더 이상 tlb/dll을 참조 할 수 없습니다.

다른 프로그램과 COM 인터페이스로 통신하는 C# 응용 프로그램을 작성하고 있습니다. 지금까지 잘 작동했습니다. vs 참조 대화 상자에서 .tlb를 삭제하고 reglibv12.exe로 등록 해제하지 않은 후에 더 이상 추가 할 수 없었습니다. 오류는 말한다 : 참조 TLB 경로 에 추가 할 수 없습니다. 파일 에 액세스 할 수 있는지, 올바른 어셈블리 또는

0열

1답변

거대한 페이지는 내가 리눅스 3.13에 메모리 매핑 파일과 거대한 페이지를 사용하려면 리눅스

에있는 파일을 매핑. 그것은 항상 EINVAL 실패 #include <assert.h> #include <fcntl.h> #include <stdio.h> #include <stdlib.h> #include <sys/mman.h> #include <sys/types.h> #include <unistd.h> int main(void) {

0열

1답변

mips32에서 hugetlb을 활성화하는 방법

여기에 내가 가지고있는 문제가 있습니다. 커널 드라이버의 rx/tx 패킷. 사용자 공간 프로그램은 이러한 패킷 각각에 액세스해야합니다. 따라서 커널과 사용자 공간 사이에 엄청난 양의 데이터 전송이 있습니다. (데이터 스트림 : 커널 rx -> 사용자 공간 프로세스 -> 커널 tx) 처리량은 KPI입니다. 공유 메모리/mmap을 사용하여 데이터 복사를 피하기

2열

1답변

번역 피하기 mmap()

때 버퍼 (TLB) 오염을 봐 데이터 항목을 쓰고 싶을 때 데이터를 포함하는 블록을 먼저 캐시로 가져와 데이터 항목을 캐시에 씁니다. 이로 인해 캐시 오염이 발생할 수 있습니다. 이를 피하기 위해 인텔은 임시 지침을 도입하지 않았습니다. mmap()을 사용하여 파일에 데이터를 쓰고 다시 읽지 않을 경우 TLB 항목 생성을 피할 수 있습니까? 비 임시 명령과

0열

1답변

왜 캐시 크기를 작게 유지해야합니까?

TLB (MMU)의 개념을 이해하고 있습니다. 캐시 (TLB와 같은)가 너무 크다면 혼란 스럽습니다. 왜 우리는 더 큰 캐시를 만들고 모든 데이터를 유지해야합니까?