0
if 문에서 vhdl에 & &에 해당하는 것은 무엇입니까?vhdl에서 논리 및 (&&)에 해당하는 것은 무엇입니까?
otherwise: if (i/=0 && i/=15) generate
...
end generate;
두 가지 전제 조건을 충족해야합니다.
A
답변
1
VHDL의 강력한 입력 때문에 논리식과 (& &)의 VHDL에 해당하는 질문은 실제로 의미가 없습니다.
otherwise: if (i/=0) and (i/=15) generate
...
end generate;
하지만 예에서 and이 예제의 and 연산자 다르지 않습니다 : 귀하의 질문에 짧은 대답은 당신이 필요로한다는 것이다 /= 운영자가 형식을 반환
signal F, A, B: boolean;
...
F <= A and B;
때문에 boolean . 따라서 두 예제 모두에서 나는 단지 and 두 개의 부울을 함께 보내고 있습니다. 두 예제의 리턴 유형은 boolean입니다. if 문이 예상하는 형식은 boolean입니다. 이것이 첫 번째 예제가 작동하는 이유입니다.
그리고. [다른 질문]의 예를 참조하십시오. (https://stackoverflow.com/questhttps://stackoverflow.com/questions/10062518/if-statement-in-vhdlions/10062518/if-statement-in-vhdl) –
@MichelBillaud That 질문이 삭제되었습니다. :( – krillgar
간단한 구문 문제 외에도 [두 가지 전제 조건을 충족하기 위해] (https://i.stack.imgur.com/8apjO.jpg) * 필요하지 않습니다. 이것은 원래 wire라고하는 배열을 길게하여 작동합니다. 하나, c_in에서 첫 번째 값을 할당하고 마지막 값을 c_out에 할당하십시오. 문법이있는 [VHDL 온라인 도움말] (http://vhdl.renerta.com/mobile/index.html)을 찾을 수있는 곳이 있습니다 – user1155120