"대다수"기능의 Verilog 구현

Question

내 머리 부분을 감싸는이 대다수 기능에 대해 충분히 알지 못 하겠지만 ...이 부분부터 시작해야할지 모르겠다. 나는 롤 아직 프로의 Verilog를 해요

그것은 x, y, z의 함수로 정의 된, 그래서 나는 기능은 세 가지 바이너리 입력 비트의 함수가 될 것이다 생각하고 있어요. 저쪽 너를 잃어 버렸어.

도움/방향에 감사드립니다.

Answer 1

부울 조건에서는 입력의 절반 이상이 참이면 다수 게이트가 참입니다. https://en.wikipedia.org/wiki/Majority_function

3 입력 예제보다 간단한 용어는 매우 간단합니다. 사실이 될 수있는 상황은 3 가지뿐입니다.

(X 및 Y) 또는 (Y 및 Z) 또는 (X AND Z)

당신은 입력의 임의의 수에 해당 확장 할 수 있고, 그 방정식가되는 것이다. 내 verilog 꽤 녹슨 그래서 내가 바로 기억이 안 나지만 당신이 그렇게 선택하면 바이너리 입력으로 그 종류의 수학을 할 수 있다고 생각합니다.