-1
input [6:0] load,
input up,
input down,
output reg [6:0] currentvalue
);
reg [6:0] state, nextup, nextdown;
initial
begin
state = load;
end
안녕 얘들 아! 나는 7 비트 입력 (로드)을 받고 입력 값을 7 비트 레지스터 (상태)에 할당하는 모듈을 만들려고한다. 이 코드를 ISE 시뮬레이터를 통해 실행할 때 레지스터 값 '상태에 대해 XXXXXXXX가 표시됩니다.' 그 외에도 모듈이 올바르게 작동하고 오류가없는 것 같습니다. 원래 코드 대신 다음 코드를 사용하여 작동하는지 확인했습니다.Verilog 레지스터 할당이 시뮬레이션에서 XXXXXXX로 표시됩니다.
initial
begin
state = 7'd35;
end
그리고 작동했습니다. 입력 값을 레지스터에 할당하는 데 문제가 있다는 모호한 아이디어가 있지만이 문제를 해결하는 방법을 정확하게 파악할 수는 없습니다. 도와주세요! 감사!
'작동하지 않음'과 함께 유효한 코드 줄을 하나만 표시합니다. 더 많은 코드를 표시하고 어디서 얼마나 자주 작동하는지 지정하십시오. 더 중요한 것은 경험있는 코더의 Verilog 모듈을 찾아서 어떻게 보이는지 확인하십시오. Verilog는 C **와 닮지 않습니다 ** 완전히 다른 코딩 스타일이 필요합니다. – oldfart