vhdl에서 정수에 대한 산술 연산

Question

VHDL 코드에서 정수에 대해 몇 가지 수학 연산을 수행하려고합니다.하지만 컴파일하려고 할 때 "0 정의 연산자"+ "여기에 일치"라고 표시됩니다. 다음은 내가하려는 일입니다.

for i in 0 to arr_size - 1 loop 
    for j in 0 to arr_size - 1 loop 
     for k in 0 to arr_size - 1 loop 
     for l in 0 to arr_size - 1 loop 
      for m in 0 to arr_size - 1 loop 
       mega_array(i)(j)(k)(l)(m) <= i*(arr_size**4) + j*(arr_size**3) + k*(arr_size**2) + l*(arr_size**1) + m*(arr_size**0); 
      end loop; 
     end loop; 
     end loop; 
    end loop; 
end loop; 

mega_array가 설정된 줄에서 문제가 발생했습니다. 이 전체 블록은 프로세스에 있음을 유의하십시오. 또한

는 :

arr_size : integer := 4; 
sig_size : integer := 32 

type \1-line\ is array (arr_size - 1 downto 0) of unsigned (sig_size - 1 downto 0); 
type square is array (arr_size - 1 downto 0) of \1-line\; 
type cube is array (arr_size - 1 downto 0) of square; 
type hypercube is array (arr_size - 1 downto 0) of cube; 
type \5-cube\ is array (arr_size - 1 downto 0) of hypercube; 

signal mega_array : \5-cube\; 

Answer 1

당신의 이전 게시물을 읽고는 mega_array는 부호없는 가장 낮은 레벨에서 4 개 레벨의 배열입니다. 이 질문에 귀하의 코드에서 나는 5 단계를 참조하십시오. 그래서 다섯 번째 레벨에 bit이 있습니다. std_logic에 integer을 할당 할 수 없습니다.

이 코드가 원하는 것일 수 있습니까?

for i in 0 to arr_size - 1 loop    -- 5-cube 
     for j in 0 to arr_size - 1 loop   -- hypercube 
      for k in 0 to arr_size - 1 loop  -- cube 
       for l in 0 to arr_size - 1 loop -- square 
        for m in 0 to arr_size - 1 loop -- 1-line 
         mega_array(i)(j)(k)(l) <= to_unsigned(i*(arr_size**4) + j*(arr_size**3) + k*(arr_size**2) + l*(arr_size**1), 32); 
        end loop 
       end loop; 
      end loop; 
     end loop; 
    end loop; 

to_unsigned 기능은 unsigned에 integer 변환 1-line 유형하는 것이다. 두 번째 매개 변수는 정수를 변환 할 벡터의 크기입니다. 크기는 1-line과 같아야합니다.