VHDL로 이미 시작된 프로젝트에서 작업하기 시작했습니다. 많은 시뮬레이션과 컴파일 작업이 이미이 프로젝트에서 수행되었습니다.VHDL 프로젝트 용 gitignore
많은 컴퓨터에서 작업 할 수 있도록 힘내를 사용하기로 결정했지만 파일을 저장소로 푸시해야합니다. 프로젝트는 .exe와 다른 컴파일 출력 파일로 가득 차 있기 때문에 업로드하는 데 오랜 시간이 걸립니다. (Git은 바이너리 파일로의 변환이 매우 효율적입니다.)
그러나 내가 소스 파일과 시뮬레이션/컴파일 출력을 구분할 수 없으므로 VHDL로 작업하는 것은 처음입니다. 내가해야
나는 (그것이 웹팩 또는 디자인 수트의 경우 말할 수 없다,하지만 난 웹팩 말 것) 자일링스 ISE와 함께, 자일링스 스파르탄 -6에서 일하고 있어요
어떤 파일 확장자를 .gitignore에 포함 시키시겠습니까?
이것은 주로 시뮬레이터/툴 체인에 따라 다릅니다. Riviera-PRO는 .asbd, .awc, .lib, .mgf, .data, .index 및 시뮬레이션을위한 확장자가없는 파일을 사용합니다. 나는 GHDL이 적어도 .exe 개의 파일을 사용할 것이라고 생각하지만, 나는 결코 그것을 사용하지 못했다. Altera와 Xilix 구현 툴 체인은 합성을 위해 다른 (그리고 많은) 파일 확장자를 사용합니다. 별도의 소스 및 시뮬레이션/컴파일 디렉토리를 유지하는 것이 더 좋을 수 있으며 소스 디렉토리 (필요할 경우 릴리즈 바이너리를위한 폴더 일 수도 있음)에서만 리비전 제어를 사용하는 것이 좋습니다.
원하는 파일 확장명을 정의하기가 더 쉽습니다. VHDL 소스는 .vhd 또는 .vhdl 파일입니다. Verilog는 .v과 .vh을 사용합니다.
빌드를 수행하기 위해 타이밍 제한이 필요합니다 (프로젝트 흐름을 수행하지 않으면 스크립트를 빌드해야합니다 - 종종 파일 확장명이없는 경우도 있습니다). 자일링스 ISE 타이밍 제약 조건은 .xcf과 .ucf이다.
답장을 보내 주셔서 감사합니다. 저는 Spartan-6에서 일하고 있습니다. 소스를 시뮬레이션/컴파일 파일과 분리하는 것이 분명히 이목을 끌고 있지만 지금은 구분할 수 없습니다. D – FlyerDragon
소스 파일이 무엇인지 나타내는 몇 가지 편집을 추가했습니다. 프로젝트 흐름 (ISE GUI로 프로젝트를 작성한 경우)과 똑같은 방식으로 다양한 확장명을 가진 많은 파일이 필요하지만, 그 모두가 무엇인지 확신 할 수 없습니다. 그럼에도 불구하고 타이밍 제약 파일, 대상 부품 및 vhdl/Verilog 소스를 고려할 때 빌드 스크립트를 다시 작성하는 것은 그리 어렵지 않습니다. – QuantumRipple