2009-06-17 3 views

답변

4

opencores.org을 확인하십시오.

+0

전체 구성 요소로 샘플 구성 요소를 원합니다. 이 사이트는 입니다. 고맙습니다. – alsadk

+0

opencores.org 라이센스 코드가 최종 vhdl 프로젝트가 오픈 소스로 게시되어야한다면 누구라도 알고 있습니까? – JeffV

+0

http://www.opencores.org/?do=faq 라이센스로 이동하십시오. – alsadk

3

또한 VHDL 및 Verilog 모듈의 경우 http://www.freemodelfoundry.com/을 확인할 수 있습니다.

그냥 전 가산기를 위해 내가 여기를 쓸 수

)

entity full_adder is 
    port(
     a, b, cin: in BIT; 
     sum, cout: out BIT); 
end full_adder; 

architecture gate_level of full_adder is 
begin 
    sum <= (a xor b) xor cin; 
    cout <= ((a and b) or (a and cin)) or (b and cin); 
end gate_level; 

UPDATE : Aldec의 활성-HDL과 같은 같은 도구는 IP 코어 생성기를 가지고있다. 다른 코어와 입력 매개 변수를 선택하고 바로 사용할 수있는 VHDL 또는 Verilog 구성 요소를 얻을 수 있습니다. Aldec은 무료로 학생 라이센스를 제공합니다. 체크 아웃 http://www.aldec.com/Company/University.aspx

+0

full_adder .. 등의 구성 요소를 사용할 준비가되었습니다. full_adder 코드를 이용해 주셔서 감사합니다. – alsadk

1

David가 말했듯이 opencores.org는 좋은 출발점입니다. 또 다른 재미있는 프로젝트는 LEON3 프로세서와 관련 Gaisler 라이브러리입니다. 오픈 소스 프로젝트로 사용할 수 있습니다. http://www.gaisler.com