나는 추출 얼마나 많은 플롭 (부동 소수점 연산) 내 각각의 알고리즘은 내가 FPGA에 또는 CPU에이 알고리즘을 구현하는 경우 궁금 FLOPS (부동 소수점 연산) 수로 인한 전력 소비량 추정?
CPU 또는 ASIC/FPGA 중 하나에서 전력을 추정하는 것이 좋습니다. 나는 수식과 같은 것을 찾고 있습니다. 인텔 CPU의 경우 this journal paper입니다. 그것은 명령 당 전력 소비를 제공하지만 (부동 소수점 연산뿐만 아니라 모든 어드레싱, 제어 등의 지침) 특수 프로세서에서 코드의 명령어 수가 아닌 FLOPS를 기반으로 한보다 일반적인 것을 필요로합니다.
Re CPU : 현대 아키텍처에서는 실제로 가능하지 않습니다. 프로그램이 베어 메탈에서 실행되고 있다고 가정합니다 (예 : 최신 OS, 다른 응용 프로그램, 인터럽트 처리, 컴파일러 최적화 등). 사용되지 않는 회로 인 현대 프로세서는 전력 수준을 낮추어 작동합니다. 또한 명령어 독립적 인 P (Power) 및 C (Sleep) 상태와 같은 하드웨어 전력 보존 상태가 있으며 동일한 명령어 시퀀스에서도 전력 소비가 달라집니다. 앱이 CPU 바운드라고 가정하더라도 (즉, 프로세서가 하드웨어 절전 상태로 떨어질 수있을만큼 긴 기간이 없음을 의미), 총 통계 수준을 제외하고는 전력 사용량을 예측할 수 없습니다. 명령 스트림은 파이프 라인되고, 순서가 맞지 않고, 융합 된 것입니다. 그리고 메모리 계층도 포함하지 않습니다.
FPGA : 오. FPGA에 대한 내 경험은 너무 오래되어서 언제부터 말하고 싶지 않습니다. 내가 말할 수있는 것은 거대한 괴물이 지구를 돌아 다녔을 때, 당신이 회로 디자인과 온/오프 게이트의 전력 소비를 알고 있었기 때문에 전력 사용량을 추정 할 수 있었다는 것입니다. 현대의 FPGA에 현대적인 전력 보존 기술이 내장되어 있지 않다는 것을 나는 상상할 수 없다. 그럼에도 불구하고, 내가 스캔 한 작은 문서는 선행 분석 및 최적화를 기반으로하는 FPGA 전력 기술이 많다는 것을 의미합니다. Design techniques for FPGA power optimization 및 40-nm FPGA Power Management and Advantages을 참조하십시오. (방금 검색과 스캔을 했으므로 내 결론에 너무 많은주의를 기울이지 마십시오.)
'https : //www.top500'에서 종이를 발견했습니다. org/files/green500/balaji-power-meas-green500-greencom10.pdf "를 참조하십시오. – MimSaad
라우팅의 정확한 결과와 FPGA 아키텍처에 크게 좌우됩니다. FPGA 툴킷의 전력 견적 도구 (좋은 PAR 시뮬레이션 데이터 기반)를 사용하는 것이 잘못된 점은 무엇입니까? – hexafraction
그것의 HDL 코딩 FPGA 구현은 저의 많은 시간을 필요로하는 반면, 이것은 단지 저의 작은 부분 일뿐입니다. – MimSaad