1
(시스템) Verilog로 장난감 CPU를 작성하고 있습니다. 그리고 툴 전용 IP를 사용하고있는 레지스터 모듈이 있습니다. Synopsys Design Compiler의 관점에서 DesignWare의 'DW_ram'. 알테라의 FPGA 측면에서 '알테라 _ 싱크 _ 램'.(시스템) Verilog, 특히 quartus 및 Synopsys의 도구 별 정의 DC
Synopsys DC 또는 Quartus Prime Pro가 두 도구 모두에 대해 하나의 코드를 호환 가능하도록 자동으로 파서에 전달한다는 정의가 있습니까?
이러한 정의가 하나 이상 있으면 (예 : DC의 경우 DESIGNCOMPILER) 다음 코드를 사용할 수 있습니다.
`ifdef DESIGNCOMPILER
DW_RAM my_register (.*);
`else
Altera_sync_ram my_register (.*);
`endif
미리 감사드립니다.