assertions

1열

1답변

DB2를 사용하여 하나 이상의 테이블 즉 어설 션에 영향을주는 제한을 구현하려고합니다. 나 간단한 예제를 만들어 보자 : 두 테이블 "사람"과 "개"이 있다고 가정합니다 CREATE TABLE person ( id INT NOT NULL PRIMARY KEY, name VARCHAR(255) ) CREATE TABLE dog(

1열

3답변

Eclipse에서 어설 션 확인을 사용하기위한 보편적 인 설정

내 단위 테스트에서는 각각의 Java 클래스에 main 진입 점을 사용합니다. Eclipse를 사용하고 있습니다. 때로는 JVM 인수에 -enableassertions을 설정하는 것을 잊었 기 때문에 테스트 결과에 의존하는 것은 위험합니다. 모든 현재와 미래의 Run Configurations에 적용되는 보편적 인 설정이 있습니까?

0열

1답변

mfc 속성 시트를 만들려고 할 때 어설 션 오류가 발생했습니다.

속성 시트를 만들려고 할 때마다 "디버그 어설 션이 실패했습니다"라는 메시지가 나타납니다.이 첫 번째 것은 "MFC 프로그래밍을 처음부터" . afx_msg void CMainWin::OnActivate() { m_PropSheet.DoModal(); //activate modal property sheet } : class CMainW

1열

1답변

uiautomator를 여러 번 단언하십시오.

저는 uiautomator로 테스트를 진행하고 있습니다. 테스트가 끝나면 결과를 테스트해야합니다. 내 문제는 하나의 테스트 실패, 다른 테스트되지 않습니다. 나는 다른 시험의 결과에 관계없이 모두 시험 받기를 원합니다. 이것은 나의 시도이다 : public void testSomeUI() { ////lots of stuff assertE

2열

1답변

파이썬에서의 조롱 행위, 매개 변수 중 하나만주의하십시오.

제가하고있는 파이썬 테스트에 마법의 모의를 사용하고 있습니다. 소스 코드를보고하는 기능 sendmail() 가있다, 많은 정말 중요하지 않습니다 그건이 def sendmail(sender, addrs, subject, body, format = 'plain', cc = [],

0열

1답변

JMeter 어설 션 오류

저는 JMeter와 단정 개념에 익숙하지 않습니다. 어설 션 오류 : 나는 JMX 파일을 실행하려고 할 때 나는하여 JMeter의 주장을 들어,이 오류 메시지가 발생하고 거짓 어설 션 실패 : 사실 어설 션 오류 메시지 : 테스트 실패 : 변수 (검색 결과) 같지 않음/ 수신 : 찾을 수 없음 [[[[]]]] 비교 : 찾을 수 없음 [[[[]]]] 스크립트

-1열

1답변

문자열 첨자가 범위를 벗어남 C++ : 디버그

그래서 런타임 오류를 디버깅하고 있습니다. "문자열 첨자가 범위를 벗어났습니다." 나는 어디에 문제가 있으며 무엇이 원인인지 알고있다. 그러나 나에게 오류를주지 않고서도 비슷하게 또는 똑같은 방식으로 수행 할 수있는 가능한 해결책을 찾고있다. 다음은 오류가 발생한 부분의 코드입니다. 내가 틀렸다고 정정하면 0 번째 길이의 문자열을 선언하고 n 번째 요소를

0열

1답변

노드의 어설 션 모듈은 강요없이 심평함 검사를 수행 할 수있는 방법을 제공합니까?

는 내가 AssertionError를 던져 다음 싶습니다 다음 assert module documentation에 따르면이 assert.deepEqual([1, 2, 3], ['1', '2', '3']) , 이것이 가능하지 나타납니다. substack/node-deep-equal README에서 다음 문장은,하지만, 그렇지 않으면 제안 : substac

0열

1답변

C++ 디버그 어설 션이 실패했습니다. 표현식 : _BLOCK_TYPE_IS_VALID (pHead - blockUse)

영화를위한 정보 시스템과 같은 프로그램을 작성하고 있습니다. 나는 C++에서 begginner이다. 각 컴파일 후이 오류 경고 메시지가 나타납니다. dectructor가 호출 할 때 오류가 발생합니다. 이 오류와 관련된 많은 게시물을 읽었습니다. 그러나 나는 아직도 도울 수 없다. 나는 다른 수업을 가지고 있지만 오류가 있다고 생각하지 않습니다. 왜냐하면

0열

2답변

시스템 Verilog 어설 션 트리거 == 1 신호가 어서 트되기 전에 4 사이클

만약 SVG가 높은 트리거가 올라간다면 시그널이 이동하지 않았는지를 확인하지 않기 때문에 높은 트리거가 높은 4 사이클인지 trigger [*4] |-> signal 이 좋지 않은지 확인하는 방법은 무엇입니까? 3 사이클 동안 하이. 내가 $past 어떻게 사용해야합니까 ?? 이 sig의 상승 에지에서 그것을 확인 할