조합 회로는 4 비트 입력에서 1 비트의 발생 횟수를 계산하도록 설계되어야합니다. 그러나, 입력 (1111)은 회로에 대한 무효 입력이며, 그러한 경우의 출력은 00이된다. 이러한 회로에 대한 하나의 유효한 입력은 1110의 출력 11 일 수있다. 다른 유효한 입력은 출력 10 인 1010 일 수 있습니다. 회로의 진리표를 그립니다. Karnaugh 맵을
조합 회로 설계 질문. A
____
| |
F | | B
| |
____
| G |
E | | C
| |
____
D
Suppose this is a LED display. It would take input of 4 bit
(0000)-(1111) and display the
나는 karnaugh지도 질문이 있습니다. 디지털 디자인 과정에서 교사는 배웠지 만 나는 여기서 분명히 이해할 수 없었다. 우리는 그림에서 볼 수 있습니다. 첫 번째 경우에는 1을 모두 사용하고 4x3 1을 사용합니다. 두 번째에는 8x2 1을 사용하고 1s는 두 번 사용합니다. 어떤 답이 사실입니까? 1 번째 또는 2 번째? 왜? 모든 응답에 대한 감사합
나는 부울 방정식이 2 개이며 karnaugh-maps로 간단하게해야하지만 절차를 이해하는 데는 약간의 문제가 있습니다. 먼저 이걸 얻었습니다 : out = (~ a * b * ~ c * d) + (~ a * b * c * d). 이것은 ~ a * b * d로 감소합니다. c에서 비트가 변경되므로 c는 아무런 문제가되지 않습니다. 이제 문제 : B ~ *
2 개의 테이블이있는 데이터베이스가 있습니다. 제목, 플롯 및 검토 : 테이블 및 tableWithUpdatedValues 테이블 구조를 호출하자 그들은 단지 몇 가지 열이 동일합니다. 표에도 열이 업데이트되었습니다. 모두 가정 할 수 값은 1, 2 Null = '' = string.empty != 1
Null = '' = string.empty !
논리적 인 동일성을 통해 논리적 표현식을 줄이는 데 문제가 있습니다. 표현식은 다음과 같습니다 : ~A~C~D + AB~C~D + ABD + ABC~D + A~B~C~D
나는 카르노 맵을 사용하여 표현식을 AB + ~ C ~ D로 줄일 수 있습니다. 문제는 논리 등가성을 사용하여 표현식을 줄이려고합니다. 거기에 내가 시도 두 가지 방법은 다음과 같습니다
K-Map을 사용하여 대수 표현을 검증하는 데 도움이 필요합니다. 게시자가 실제로 게시 한 표현은 실제로 교수가 수행했지만, 실제로는 K-지도를 사용하여 답변이 올바른지 확인하고 싶었습니다. 나는 대답이 정확한지 증명하기 위해 내 K-지도 솔루션을 시도 -> X • Y + X' • Y • Z' + Y • Z =
-> X • Y •(Z + Z') +
컴퓨터 과학 과정을 수강하고 있으며 디지털 디자인 지식이 필요합니다. 따라서 디지털 디자인을해야합니다. 위의 이미지는 K-map (Karnaugh 맵)을 사용하여 8,4, -2, -1의 이진으로의 변환 프로세스를 나타냅니다. 0001, 0011, 0010, 1100, 1101, 1110이 'X'로 표시된 이유를 알 수 없습니다. 은 0001 들어, 0011