0
사용자 정의 IP의 슬레이브 레지스터를 읽고 쓸 수 있어야하고 소프트웨어 재설정을 보내고 사용자 정의 IP 모듈에 시계를 줄 수 있어야합니다. 버스 신호에서 제외 할 수있는 항목은 IOB 제한을 극복하기 위해 사용자 정의 IP에 대해 더 많은 포트를 삽입 할 수 있도록하는 것입니다.FPGA에서 PLB 슬레이브 모듈에 필수적인 것은 무엇입니까?
A
답변
0
솔직히, 당신은 아무것도를 떠날 수 없다. 버스 표준이라고 불리는 아주 좋은 이유가 있습니다.
논리를 Verilog 또는 VHDL로 작성한 다음 EDK 가져 오기 주변 도구를 사용하면 완료됩니다.
주변기기를 원하는만큼 간단하게 만드십시오. 이 도구는이를 버스 논리로 적절하게 포장하고 pcore의/data 디렉토리에 필요한 파일을 제공합니다.
외관상으로 "여분의"연결은 실제로 모든 칩 영역이나 성능에 드는 비용이 들지 않습니다. 그러나 잘못된 것을 남겨두면 혼란을 해결하기 위해 수 주일을 보냅니다.