0
Verilog/VHDl에서 이러한 구현 간의 차이점은 무엇입니까? Mealy와 Moore가 어떻게 회로를 세부적으로 합성합니까? 모든 링크가 유용 할 것입니다. 나는 
Verilog의 밀리 및 무어 구현
당신에게
감사하지만 그것을 구현하는 방법이 아주 잘 알고 ??
A
답변
3
신디사이저는 작성한 코드와 일치하는 로직을 구현합니다. 등록되지 않은 출력 (클록 된 블록에서 쓰지 않은 출력)이 있다면 신디사이저가 제공 할 출력입니다.
더 많은 것을 - 요점은 무엇입니까? 학자들은 내가 볼 수있는 좋은 이유가 없다면 Mealy 대 Moore를 계속 가르치고있는 것처럼 보입니다. 20 년 동안 전문적인 전자 디자인을 사용하면서 얻은 상태 머신의 "종류"가 무엇인지 신경 쓰지 않았습니다. 방금 동작을 설명하고 도구로 회로를 생성하겠습니다. 이 도구는 상관 없습니다 (로그 파일을 확인하십시오. "어디서나 Mealy 상태 머신을 찾았습니다").
+1
학자가 학생들을 알아 보려고 시도했을지도 모른다고 말하는 것은 내 것이 무엇입니까? 일반적인 사용으로 용어를 소개 할 때, 나는 그들이 (업계에서) ... 내가 일하는 사람 중 누구도 사용하지 않는다고 확신하지 못합니다. –
+0
@JoeHass, 참고하시기 바랍니다 숙제 문제가 아닙니다. 누가 HW에 이런 질문을합니까? 나는 그저 궁금합니다! – chitranna
0
합성기가 코드를 FSM으로 인식하는지 여부와 하드웨어에서 FSM을 구현하는 방법이 사용하는 신디사이저에 따라 다릅니다! 해당 문서를 확인하십시오. 예 : Xilinx XST의 경우 XST user Guide을 참조하고 FSM을 검색하십시오.
0
3 주 된 것을 알고 있지만 대답은 here이며 XST에서 다양한 스타일이 합성되는 세부 정보가 있습니다. 이 예제는 실제로 무어 (Moore) 머신이지만 일부 스타일은 조합 출력을 가지며 Mealy 머신에서 어떤 일이 발생할지 생각해 볼 수 있습니다. 몇 가지 놀라운 점이 있습니다. 예를 들어 XST는 조합 출력을 다시 상태 레지스터로 푸시 할 수 있습니다.
Google에 문의 해주세요. 예 : http://www.altera.co.uk/support/examples/vhdl/vhd-state-machine.html –
@Oli Charlesworth, Mealy와 Moore의 Verilog 코드 작성법을 알고 있습니다. 필자가 필요로하는 것은, 신디사이저가 다른 방식으로 그것을 구현하거나 일반 블록 다이어그램을 모두 익숙하게 사용할 것인가입니다. – chitranna
영어는 내 장점이 아니지만 내가 말하고자하는 바를 이해하기 바란다. – chitranna