1
슬라이스 LUT가 사용되고 슬라이스 레지스터가 사용되는 경우 자일링스 FPGA에서 다른 사람이 생각해 본 사람이 있습니까? 특정 리소스 중 하나를 명시 적으로 타겟팅 할 수있는 다양한 디자인 선택은 무엇입니까?자일링스 FPGA에서 슬라이스 LUT 및 슬라이스 레지스터로 최적화 선택
A
답변
3
LUT 년대에는 상태가없고 조합 로직을 구현하는 데 사용됩니다 assign x = a + b;
레지스터 상태를 유지, 당신은 하나 또는를 대상으로 할 경우 어떤 논리를
always @(posedge clk) state_f <= state_nxt;
를 구현하지 않습니다 단지 요소는 다른 경우에는 조합 논리를 최소화하거나 상태를 최소화하기 위해 알고리즘을 선택해야합니다.
나는 이것이 당신이 묻는 질문이라고 생각합니다. 대답이 너무 간단하다면 사과드립니다.
가능한 복제본 [Xilinx XST 도구에서 LUT 및 슬라이스를 사용하는 방법을 명시 적으로 정의 하시겠습니까?] (http://stackoverflow.com/questions/5162964/explicitly-define-how-luts-and-slices-are-used- in-xilinx-xst-tool) – Veridian