RTL SystemC 라이브러리를 사용하여 회로를 설계했습니다. 이 회로가 잘 작동하고 제대로 시뮬레이션 할 수 있습니다. 이제는 FPGA에 배포하고 자일링스 ISE에서 사용하기 위해 systemc 코드를 vhdl 또는 verilog로 변환하는 방법을 찾고 있습니다.Systemc에서 VHDL 또는 Verilog로 변환
할 방법이 있습니까? 또는 모든 프로그래밍을 다시해야하지만이 시간, VHDL?
아마도 예, VHDL로 기존 디자인을 복제해야합니다. 확실히 ISE를 사용해야하는 경우입니다. 그러나 먼저 Vivado를 살펴볼 가치가 있습니다.
시뮬레이터가 시스템 C뿐만 아니라 VHDL을 이해한다고 가정하면 VHDL을 기존 테스트 벤치에 드롭하고 올바른 기능을 확인함으로써 지금까지 프로그래밍의 절반 이상을 재사용 할 수 있기 때문에 간단합니다.
아마도 정확한 사양으로 System C 버전을 사용할 수 있습니다. 이것을 VHDL로 변환하는 것은 꽤 간단한 과정이어야합니다.
답변 감사합니다. 내가 어떻게 ISE를 사용할 수 있는지 찾고 있어요. – progmaster
이 도구는 있지만 값 비싼 도구입니다. 나는 Cadence ctos를 사용합니다. 내가 원하는 방식대로 Systemc 코드를 변경해야하지만 도구가 좋아하는 방식으로 코드를 수행하는 것이 더 좋아지고 있습니다. – Ifor