Verilog : FPGA에서 1 비트 전체 가산기가 실행되지 않음

Question

Verilog 및 자일링스 ISE Webpack으로 아기 단계 수행, Mimas V2로 플래시 됨 Spartan 6 스위치를 누를 때 출력이 없음, 누락 된 부분을 볼 수 있습니까? ? 포트 할당을위한 보드 회로도

NET "b" PULLDOWN; 
NET "a" PULLDOWN; 
NET "ci" PULLDOWN; 

NET "sum" LOC = T18; 
NET "b" LOC = L18; 
NET "a" LOC = M18; 
NET "ci" LOC = M16; 
NET "co" LOC = T17; 

그리고 다음과 같습니다 : 여기

module OneBitFullAdder(
input wire ci, 
input wire a, 
input wire b, 
output wire sum, 
output wire co 
); 

assign co = (a&b)|(ci&(a^b)); 
assign sum = (a^b^ci); 

endmodule 

내 제약이다

https://docs.numato.com/wp-content/uploads/2016/03/mimasv2-dipswitch.png

그것은 시뮬레이션에서 작동하고, 실제로 내가의 LED 출력을 발견 풀업 할 입력의 조합을 설정했지만 스위치를 누르면 올바른 논리가 적용되지 않습니다. 다른 스위치를 할당하려고했습니다.

내가 도움이 될만한 정보를 놓친 경우 여기 (Verilog와 FPGA 모두에서) 심각한 초보자를 찾으십시오.

Answer 1

입력에 풀다운 대신 풀업을 사용해야하는 것처럼 보입니다. 회로도를 보면 단추를 누를 때 신호가 접지됩니다. 따라서 버튼을 누르지 않으면 신호가 논리 0으로 풀다가 눌려지면 논리 0으로 접지됩니다.