사람들 I virtex 5 보드에서 작업 중이며 I/O 제약 조건 작성 방법을 모르겠습니다. 누군가가 제약 조건을 작성하는 것에 대한 기본 지식이있는 좋은 자습서를 제안 할 수 있습니까? Xilinx Constraint Guide는 너무 길고 초보자가 이해하기 어려운 가이드입니다. 나는 좀 더 단순하고 중요한 것을 원한다. 사전에 감사합니다 당신이 할 수virtex 5에 대한 I/O 제약 조건 작성
기본 최소는 다음과 같습니다 :
NET "INPUT_A"LOC = "E13";
여기서 INPUT_A는 최상위 네트 이름이고 E13은 그물을 할당 할 출력 핀입니다. (NET = 네트 이름, LOC = 핀 번호 지정)
신호가 더 먼 곳으로 가면 (예 : LVCMOS, LVDS 등) IOSTANDARD를 할당 할 수 있습니다. 그것을 공란으로 남겨두면 LVCMOSxx로 기본 설정됩니다. 여기서 xx는 특정 IO 뱅크의 전압입니다.
NET "INPUT_A"LOC = "E13"IOSTANDARD = "LVCMOS33";
도구에 타이밍 클로저를 허용하기 위해 네트워크에 PERIOD, 특히 클럭 네트를 할당하는 것과 같은 제약이 더 많습니다.