의 병합 쓰기 TSO (Total Store Order Consistency 모델)에 대해 배우고 컴퓨터 아키텍처 연구자가 Intel x86 (x86-64) 프로세서가이 일관성 모델을 구현한다고 생각합니다. 는 이이 86 (-64) 인텔 프로세서를 의미하지 않는다 (그리고 수 없습니다) 쓰기 병합을 수행 (그들은 TSO 구현 않는 것이,이 사실로 가정)?
Windows에서 컴파일 된 간단한 C 프로그램을 생각해 봅시다. Intel CPU 컴퓨터에서 프로그램을 컴파일하고 AMD CPU 하나 (동일한 운영 체제)에서 실행할 수 있습니다. 그렇다면 CPU의 명령어 세트가 동일하다는 의미입니까? OS가 같고 CPU가 동일한 컴퓨터에서 동일한 프로그램이 실행되지 않는 이유는 무엇입니까?
저는 숙제를 다하고 있습니다. Amdahl의 법칙을 적용하는 데 어려움을 겪고있는 것 같습니다. 나는 문제를 올바르게 해결하고있는 것처럼 느낍니다. 여기에 내가 일하고있는 질문이있다. daytime 처리 부하가 60 % CPU 활동과 40 % 디스크 활동으로 구성된다고 가정하십시오. 고객이 시스템이 느리다는 불평을합니다. 몇 가지 연구를 수행 한 후 디스크
객관적인 유형의 문제를 풀려고하고 있습니다. 시험에서 왔습니다. 나는 실제로 옳은 대답을 모르고 그것을 얻는 방법을 모른다. 당신의 도움이 필요하다. 고맙습니다 . 질문 : 특정 시스템에서 주 메모리 액세스 시간은 100ns입니다. 캐시는 주 메모리보다 10 배 더 빠르며 쓰기 쓰는 프로토콜을 사용합니다. 읽기 요청에 대한 히트 비율이 0.92이고 CPU에
관련 질문 대 열 : 나는 공간 잠재적으로 큰 얻을 수있는 그리드 (10^6 노드) 또는 더 큰를 사용하고 This one . 나는 정기적으로 (노드에서 다른 파티클과 같은) 입자 이동 작업을 수행해야 할 것이다. 저는 정보학의 균열이 아니지만 캐시 라인과 공간 지역성의 개념을 이해하기 시작합니다. 그래서 2D 배열을 사용하는 것이 더 바람직하다면 (그리고
디버거는 해석 된 프로그램에 대해 이야기 할 때 완벽합니다. 왜냐하면 명령은 항상 실행 전에 확인을 위해 인터프리터를 통과하기 때문입니다. 그러나 컴파일 된 응용 프로그램의 디버거는 어떻게 작동합니까? 지침이 이미 메모리에 레이아웃되어 실행중인 경우 '중단 점'에 도달했거나 '예외'가 발생했다는 알림을받을 수 있습니까?