computer-architecture

1열

1답변

주 시작 주소를 결정하는 방법

gdb에 backtrace과 비슷한 스택 추적 프로그램을 작성 중입니다. Example Program void bar(int x, int y){ trace(stdio); } void foo(){ bar(1, 2); } int main(int argc, char*argv[]){ foo(); } 이 Functio

c operating-system stack computer-architecture 2014-01-10

---

-1열

1답변

AB + C를 몇 비트 저장해야합니까?

나는 이걸 궁금해했다. A, B가 16 비트 숫자이고 C가 8 비트 인 경우 결과를 저장할 비트가 몇 개 필요합니까? 32 또는 33? 그리고 C가 16 비트 숫자라면? 그 때 무엇? 내가 어떻게하면 좋을지에 대한 설명을 듣고 답을 얻으면 감사하겠습니다.

computer-architecture arithmetic-expressions computer-algebra-systems 2014-01-14

---

4열

2답변

FPU가없는 프로세서에서의 부동 소수점 계산

부동 소수점 유닛이없는 내장 프로세서에서 부동 소수점 연산을 수행 할 수 있습니까?

c operating-system computer-architecture fpu 2014-01-14

---

-2열

1답변

IEEE 부동 소수점 숫자

내가 IEEE 위의 글에서 다음과 같은 링크 IEEE floating Point Number 에서 부동 소수점 숫자 공부, 나는 특별한 작업의 논리 뒤에 명확하지 않다. 왜 그들은 이러한 방식으로 특수 작업을 결정했는지 (Infinity-Infinity가 Nan 인 이유를 의미)와 다른 모든 작업도 결정했습니다. 누군가 알고 있다면, 제발 도와주세요.

ieee-754 computer-architecture 2014-01-23

---

0열

1답변

멀티 코어에서의 칩 캐시 일관성 및 L2 캐시 파티셔닝 (프로그래머의 관점)

글쎄, 최근에 칩 영역을 절약하기 위해 멀티 코어 프로세서는 L1 수준에서 캐시 일관성 하드웨어를 가지고 있지 않다는 것을 연구했습니다. 오히려 L2 캐시는 오프 칩 (off-chip) 캐시 일관성을 유지하기 위해 파티셔닝 (파티션 수 = 하이퍼 스레드 수 등)되어 있습니다. 적어도 이것이 강의에서 해석 한 것입니다. 이 올바른지? 그렇다면 나는 이것이 가

caching parallel-processing multicore computer-architecture 2014-01-25

---

2열

1답변

컴파일러는 명령 세트 레벨 대신 마이크로 프로그래밍 레벨에 직접 출력을 생성 할 수 있습니까?

주어진 컴파일러가 ISA 레벨 대신 마이크로 아키텍처 레벨에 직접 출력을 생성 할 수 있는지 궁금합니다. 나는 요즘 마이크로 프로그래밍 레벨이 사용되지 않고 하드웨어가 ISA 레벨에서 직접 명령어를 실행한다는 것을 알고 있습니다. 그러나 가능한가? 그리고 요즘 그렇게 많이하지 않는 이유는 무엇입니까? 고맙습니다.

compiler-construction computer-architecture isa 2014-01-26

---

0열

2답변

캐시 히트 또는 누락?

이 지침이 캐시에서 적중되거나 누락되는 위치를 누구든지 해결할 수 있습니까? 128 바이트 :는 Nios-II (http://www.altera.com/literature/hb/nios2/n2cpu_nii5v1.pdf) 크기에 조립. 길이 : 16 바이트. 양방향 세트 연관. 귀하의 질문에 1 movia r8, 0x357B40 2 ldw r10, 0 (r

caching assembly computer-architecture 2014-01-31

---

0열

3답변

x86 및 x86-64는 64 비트보다 더 고급입니까?

32 비트에는 32 비트 레지스터가 있고 64 비트에는 64 비트 레지스터가 있지만 그 중 제가 알고 싶은 것은 x86과 x86-64 아키텍처가 무엇인지, 그리고 32 비트 및 64 비트에 비해 더 앞선 것입니까?

architecture operating-system hardware cpu-architecture computer-architecture 2014-01-31

---

1열

1답변

코드에서 아무런 변경없이 재배치를 허용하는 주소 지정 모드는 무엇입니까?

옵션은 다음과 같습니다 각각의 레지스터의 내용을 추가하여 모두 일을 해결 인덱스 및 자료 레지스터를 해결 PC 상대를 해결 자료 레지스터를 해결 인덱스 (색인/Base Register)를 주소 코드에 언급 된 주소로 변경하십시오. [색인 레지스터의 내용은 배열의 "색인"으로, 기본 레지스터의 내용은 배열의 "기본"주소로] 코드를 재배치 할 수있게하려면 코드

operating-system computer-architecture 2014-02-14

---

8열

3답변

캐시 메모리를 구현하는 시스템에서 평균 메모리 액세스 시간 계산

In order to find avg memory access time we have the formula : Tavg = h*Tc +(1-h)*M where h = hit rate (1-h) = miss rate Tc = time to access information from cache M = miss pena

memory computer-architecture memory-access 2014-02-14

---