암호화 응용 프로그램 용 IV로 사용하기 위해 FPGA에서 난수를 생성하는 방법을 찾고 있습니다. 그러나, Stackoverflow에서 찾은 유사한 질문에 대한 답변은 지금까지 "암호화 된 SEED"에서 암호화 응용 프로그램에 적합하지 않은 임의의 숫자를 생성합니다. 다음과 같은 답변 2 포인터는 다음과 같습니다 - Random number generati
나는 송신기와 수신기 모두 OFDM 시스템을 프로그래밍하고 있습니다. 비트가있는 첫 번째 함수는 기본적으로 LFSR 인 스크램블러입니다. 여기서 다항식은 x^7 + x^4 + 1이고 간단히 레지스터의 7 번째와 4 번째 비트를 XOR하여 시프트 레지스터의 첫 번째 비트가됩니다. 그 값을 입력 값과 XOR하여 출력 값을 얻습니다. 그림과 같이 아래에서 볼 수
LFSR에서 64 비트 출력을 얻으려고합니다. 나는 그물에 코드를 발견하고 그것을 64 비트 편집했습니다. 그러나 나는 결과를 얻지 못하고있다. module LFSR8_8E(reset_, clock, q, lfsr_to);
input clock, reset_;
output [63:0] q, lfsr_to;
reg [63:0] L
나는이 코드 스 니펫을 C의 파이썬으로 이식하려고하고있다. 코드가 같더라도 결과는 다르다. whitenCoeff 항상 8 비트 남아 내가 보는 문제가 def whiten(data, len, whitenCoeff):
idx = len
while(idx > 0):
m = 0x01
for i in range(0,8):
ISH에서 LFSR을 구현하기 위해 Vhdl 코드 & 테스트 벤치 코드를 작성합니다. ISE에서이 경로의 LFSR 코드를 선택합니다. 언어 템플릿 - VHDL - 합성 구축해 - 코딩 예 --- 카운터 --- LFSR 내 문제는 시뮬 (ISIM)에, 난 항상 out_lfsr을위한 'U'기호에 직면하고 있습니다. 도와 주시겠습니까? VHDL 코드 : libr