Zedboard 용 사용자 지정 IPCore를 구현하려고합니다. 내 User_Logic에서 ISE 프로젝트의 일부로 쓴 VHDL 모듈 (My_Module.vhd)의 구성 요소 (My_Module)를 포함하고 있습니다. 그러나 PlanAhead에서 디자인 용 비트 스트림을 생성 할 때 My_Module.ngc을 블랙 박스로 취급하는 것처럼 묻습니다. 나는 NGC가 CoreGen IPCores를 사용할 때만 필요했지만, 이것이 '블랙 박스'인 것처럼 추측 된 VHDL 모듈을 원했던 것으로 보인다.IPCore Xilinx에서 사용자 지정 VHDL 모듈 용 NGC 생성
문제는 ISE 프로젝트의 일부인이 모듈에 대해 VHDL에서 NGC 파일을 만드는 방법입니다. ISE에서 하나의 VHDL 모듈에 대한 넷리스트를 생성 할 수있는 기능은 없습니다. 또는이 모듈을 별도의 ISE 프로젝트로 내 보낸 다음 합성하여 .ngc를 얻을 수 있습니까?
많은 감사 샘
예 내가 ISE와 XPS, 프로젝트 synthesises에서 확신 "IO 버퍼를 추가" 구현이 잘 돌아갑니다. PlanAhead에서만이 문제가 발생하여 어떤 퍼즐이 나옵니다! –
다른 수수께끼 같은 점은 XPS에서 넷리스트를 생성 할 때 빌드를 위해 ngc 파일이 필요한 경우 PlanAhead 합성 단계가 있기 전에 일반적으로이 오류가 발생한다는 것입니다. 그러나 여기서는 XPS에서 실행되지만 PlanAhead에서는 실행되지 않습니다. –
이상하게 들리네 - 프로젝트 관리를 위해 PlanAhead를 실제로 사용하지 않아서 그다지 도움이되지 않습니다. 아마도 문제는 PlanAhead에만 국한되며, ISE에서는 문제가 없다고 할 수 있습니다. 그리고 아마도 코드의 일부 스 니펫 (예 : 모듈/구성 요소/등의 선언)도 가능합니다. – sonicwave