시뮬레이션과 하드웨어 테스팅 사이의 SPI CLK 타이밍 불일치

Question

시뮬레이션에서 칩 인 에이블 버튼에 대한 타이밍 요구 사항과 일치하는 SPI 클럭을 가지고 있지만 하드웨어에서 테스트 한 경우에는 그렇지 않습니다. 타이밍 제한이 전혀 충족되지 않습니다. 가능한 이유는 무엇일까요?

Answer 1

PAR 이후 타이밍 보고서의 모든 SPI 신호에 대한 레지스터 출력 및 입력 레지스터 타이밍을 가져 와서 시뮬레이션 모델에 통합하십시오.

또한 시뮬레이션 테스트 벤치에서 SPI 주변 장치의 타이밍을 고려해야합니다. (배선이 몇 인치 이상이라면 지연도 고려해야합니다.)

시뮬레이션을 다시 실행하십시오. 이제 하드웨어와 거의 같은 방식으로 실패합니다.

이렇게하면 문제를 진단하고 해결할 수있는 좋은 위치에 놓이게됩니다.

I/O 레지스터가 합성 도구로 IOB로 마이그레이션되지 않은 경우 이러한 지연 중 일부는 예상보다 커질 수 있으며 이로 인해 문제가 발생할 가능성이 큽니다.