원시 메모리 덤프에서 Xilinx ISE 블록 메모리를 시작하려면 어떻게합니까?

Question

FPGA에서 부분적으로 에뮬레이트 할 작업 장치에서 RAM을 덤프했습니다. Xilinx ISE에서 Core Generator를 사용하여 RAM 모듈을 생성했습니다.

이제 COE 파일로 RAM을 초기화하는 옵션이 있습니다. 불행히도 원시 메모리 덤프를 COE 파일로 변환 할 수있는 도구를 찾을 수 없습니다. 또는 해당 문제에 대해에 COE.

가장 좋은 방법은 무엇입니까?

Answer 1

FPGA에서 BRAM 초기화는 CORE 생성기를 사용하여 수행 할 수 있지만 합성 도구가 BRAM 또는 조회 테이블 (LUT)을 추론하도록 VHDL을 작성하는 것을 선호합니다. 참고로, 나는 RAM 생성/초기화에 Core Gen을 사용하지 않습니다.

데이터의 형식이 확실하지 않지만 각 행에 바이너리 문자열이 들어있는 텍스트 파일을 읽는 방법에 대한 VHDL 코드 스 니펫은 파일 내용과 함께 신호를 생성합니다. 미리 파일의 형식과 길이를 알아야합니다.

-- define a type for the lookup table (LUT) 
type lut_type is array(0 to 2**12-1) of std_logic_vector(15 downto 0); 

impure function init_lut_from_file(lut_file_name : in string) 
    return lut_type is 
    FILE lut_file  : TEXT open READ_MODE is lut_file_name; 
    variable lut_line : line; 
    variable bv_temp : bit_vector(15 downto 0); 
    variable lut  : lut_type; 
begin 
    for i in lut_type'range loop 
     readline(lut_file, lut_line); 
     read(lut_line, bv_temp); 
     lut(i) := to_stdlogicvector(bv_temp); 
    end loop; 
    return lut; 
end function; 

signal lut   : lut_type := init_lut_from_file("c:\data.txt"); 

상기 불순한 함수 2^12 = 4096 개의 엔트리를 LUT에 파일의 각 라인에 포함 c:\data.txt 16 비트 이진 문자열을 읽을 것이다.

평소와 같이 을 쓰려면 추가 코드를 작성하여 lut에 쓰십시오.