cpu-cache

0열

1답변

/dev/shm의 메모리를 CPU 캐시에 캐시 할 수 있습니까?

메모리가 자주 액세스되면 CPU 캐시 (L1, L2, L3)에 저장됩니다. 그러나/dev/shm에있는 파일에 대해 mmap 된 메모리와 동일한 사실입니까? 나는/dev/shm에있는 파일에 백업하는 것이 CPU에 의한 모든 종류의 캐싱을 우회 할 수 있는지를 알고 싶었고, 캐시 미스에 빠지게하는 것을 알고 싶었 기 때문에 물었다.

linux mmap cpu-cache 2017-04-01

---

4열

1답변

L3 CPU 캐시 자바 벤치 마크가 이상한 결과를 보여줍니다

이 article을 읽은 후 내 노트북에서 확인하기로했습니다. 아이디어는 크기가 [1..40] Mb 인 배열을 만든 다음 1024 번 반복합니다 (예 : 크기가 1 인 단계는 1024, 크기는 2mb 인 배열은 2048 등). 내 코드는 다음과 같습니다 public class L3CacheBenchmark { @State(Scope.Benchma

java caching memory jvm cpu-cache 2017-04-01

---

0열

2답변

메모리에 액세스 할 때 페이지 테이블 액세스/더티 비트가 캐시 적중 상태로 설정됩니까?

내가 아는 한 CPU의 메모리 액세스에는 CPU 캐시와 MMU가 관련됩니다. CPU는 캐시에서 대상을 찾으려고 시도하고 캐시 미스가 발생하면 CPU가 MMU로 바뀝니다. MMU에 의한 액세스 중에, 대응하는 페이지 테이블 엔트리의 액세스/더티 비트는 하드웨어에 의해 설정 될 것이다. 하지만 대부분의 CPU 설계는 캐시 미스가없는 한 MMU를 트리거하지 않으

cpu-architecture cpu-cache mmu page-tables 2017-04-07

---

1열

1답변

MemoryBarrier는 실제로 새로 고침 값을 보장합니까?

그의 놀라운 책 C#을 간단히 요약하면 (무료 챕터는 온라인으로 제공됩니다), 메모리 장벽을 통해 "새로 고침"가치를 얻는 방법에 대해 이야기합니다. 그의 예는 다음과 같습니다. static void Main() { bool complete = false; var t = new Thread(() => {

c# multithreading volatile cpu-cache 2017-10-23

---

-1열

1답변

캐시 미스가 발생하면 데이터가 직접 등록으로 이동되거나 캐시로 이동 한 다음 등록하려면?

캐시 미스가 발생하면 데이터가 메인 메모리에서 직접 등록되도록 이동되거나 데이터가 먼저 캐시로 이동 한 다음 등록하려면? 레지스터를 메인 메모리와 직접 연결하는 방법이 있습니까?

cpu cpu-architecture cpu-registers cpu-cache 2017-12-18

---

12열

1답변

왜 이러한 매트릭스 전이 시간은 역 직관적입니까?

다음 예제 코드는 N 크기의 행렬을 생성하고 SAMPLES 횟수만큼 이항합니다. N = 512 일 때, 조옮김 작업의 평균 실행 시간은 2144 μs (coliru link)입니다. 첫번째보기에서 오른쪽? ... 여기 N = 513 → 1451 μs N = 519 → 600 μs N = 530 → 486 μs N = 540에 대한 결과가 잘있다, 아무것도

c++ performance matrix cpu-cache low-latency 2017-03-02

---

0열

1답변

intel cpus에서 스마트 캐시 기능을 변경하는 방법은 무엇입니까?

int cpu에서 c 또는 C++ 또는 어셈블리 코드로 스마트 캐시 기능을 비활성화하고 활성화하는 프로그래밍 방식이 있습니까? 내가 스마트 캐시와 알고리즘의 성능을 측정하고 싶습니다! 그런 옵션 availables 안 그래? 나는 많은 것을 검색하지만 유용한 것을 찾지 못했습니다. 내 CPU는 인텔 6700hq입니다.

c c++11 assembly cpu-architecture cpu-cache 2017-05-01

---

0열

1답변

"항목"은 CPU 캐시에서 무엇을 의미합니까? <a href="https://i.stack.imgur.com/Su75u.jpg" rel="nofollow noreferrer"><img src="https://i.stack.imgur.com/Su75u.jpg" alt="enter image description here"></a></p> <p>쓰기 성능이 향상됩니다 스토어 버퍼, 그래서 그 크기는 것입니다 : 내가 인텔의 시스템 프로그래밍 가이드를 읽을 때

, 나는 이걸 발견? 엔트리 란 무엇을 의미합니까?

intel cpu-cache 2017-03-18

---

1열

1답변

L1 캐시 라인에서 정렬 된 데이터 구조 캐시가 무효화되는 방법

CPU의 L1 캐시 메커니즘을 이해하려고합니다. 이다의 CPU는 4 개의 코어를 가지고 있다고 가정하자 및 L1 캐시 라인 크기은 MESI 프로토콜를 사용하여 각 코어에 대한 N 엔트리와 64 바이트이다. 따라서 메모리 참조는 캐시 라인 크기에 맞게로드됩니다 (참조는 정확히 64 바이트를 보유하는 일종의 데이터 구조입니다). 이 때, 코어 -은이 캐시 라인

c performance caching cpu-cache 2017-10-08

---

1열

1답변

다른 코어의 L1 캐시 라인 프로토콜에서 상태 정보를 가져올 수 있습니까?

는 이의이 시나리오를 가정하자 등 MSI, MESI, MOSI, MOESI로, 주위 여러 캐시 일관성 프로토콜이 같습니다 CPU는 4 코어 L1 개인 캐시 (L1 캐시 을 포함 크기는 여기에 상관 없습니다). 여기에 메모리 주소가 설명되어 있습니다. 메모리 액세스 따라서 값이 주 메모리로부터 L1 캐시 라인에 0x1111 을로드한다 해결할 중핵 0 요청.

performance memory cpu-cache 2017-10-09

---