cpu-cache

2열

2답변

C++에서 CPU 캐시로 복사되는 것을 제어 할 수 있습니까?

C++의 캐시 최적화와 메커니즘에 대해 읽은 최신 CPU는 다음에 필요한 데이터를 예측하여이를 캐시에 복사하는 데 사용됩니다. 그러나 실제로 CPU 캐시에 어떤 데이터를 복사할지 결정하기 위해 실제로 필요한 것이 무엇인지 알고있는 프로그래머를위한 C++의 직접적인 방법이 있습니까?

c++ memory-management cpu-cache 2013-08-07

---

2열

1답변

LOCK XCHG와 MOV + MFENCE 간의 논리와 성능의 차이점은 무엇입니까?

x86- 명령어 LOCK XCHG과 MOV+MFENCE 사이의 로직 및 성능의 차이점은 무엇입니까? 단 하나의 캐시 라인 LOCK XCHG 잠금, 그 반대 MOV+MFENCE 잠금 전체 캐시 L3 (LLC) : 그것은 그 원자 작업을 실행하는 동안, 순차적 일관성을 위해, 사실인가요?

multithreading assembly concurrency x86 cpu-cache 2013-09-30

---

9열

3답변

CPU 캐시 크기 및 레벨을 얻기위한 프로그램 작성

캐시 크기 (L1, L2, L3)를 얻기위한 프로그램을 작성하고 싶습니다. 나는 그것의 일반적인 생각을 안다. 큰 배열을 다른 크기의 그것의 액세스 부분마다 할당합니다. 그래서 나는 작은 프로그램을 작성했습니다. #include <cstdio> #include <time.h> #include <sys/mman.h> const int KB = 1024

c++ performance computer-architecture cpu-cache 2013-10-02

---

1열

1답변

L2 캐시에서 축출 된 캐시 라인의 위치를 ​​어떻게 찾을 수 있습니까?

데이터가 채워진 L2 캐시가 있습니다. 이제는 L2 캐시에서 퇴거시킬 프로그램을 작성해야합니다. 정확히 어떻게해야할지 모르지만, 알아낼 것입니다. 내 주요 의심은 L2에서 축출 된 선의 위치를 ​​찾을 수있는 방법이있는 경우입니다. 또한 내 시스템에있는 희생 캐시의 세부 정보를 찾을 수있는 곳이 있습니까? 나는 그들이 캐시 퇴거 중에 여기서 역할을 할 수도

c++ c caching cpu-cache 2013-06-27

---

0열

1답변

정확하게 무엇이 prossesor의 메모리 읽기 쓰기 작업입니까

내 제목이 완벽하지 않으므로 내 자신을 깨끗하게하겠습니다. 이 문서에 의해 : http://msdn.microsoft.com/en-us/magazine/jj863136.aspx, 한 수를 읽어 않는 이유 void Print() { int d = _data; // Read 1 if (_initialized) // Read 2 C

cpu-cache 2013-10-11

---

2열

2답변

cpu 캐시 성능. 상점 미스 대로드 미스

나는 perf를 기본 이벤트 카운터로 사용하고 있습니다. 데이터 캐시 저장소 누락으로 고통받는 프로그램에서 일하고 있습니다. 어느 것이 % 80의 비율만큼 높습니다. 나는 캐시가 어떻게 작동하는지 안다. 다양한 미스 케이스에서 메모리에서로드하고 기꺼이 캐시에서 데이터를 제거합니다. 내가 이해하지 못하는 점은 상점로드 미스의 차이점은 무엇입니까? 로드 및 저

performance caching cpu-cache perf 2013-08-23

---

1열

1답변

컴퓨터 실행 시간에 명령 당 누락과 실패 페널티의 차이점은 무엇입니까?

컴퓨터 실행 시간에 명령 당 누락과 미스 페널티의 차이점은 무엇입니까? 이 질문은 컴퓨터 아키텍처와 관련이 있습니다.

architecture cpu execution cpu-architecture cpu-cache 2013-10-13

---

42열

5답변

캐시 적중 및 캐시 실패 란 무엇입니까? 컨텍스트 전환으로 인해 캐시가 손실되는 이유는 무엇입니까? 11 장 (<em>성능 및 확장 성</em>)라는 이름 <em>상황이 <a href="http://jcip.net.s3-website-us-east-1.amazonaws.com/" rel="noreferrer">JCIP book</a>의</em> 전환 섹션에서

: 새로운 스레드의 전환되면 , 그것은 필요로하는 데이터의 될 가능성이 로컬 프로세서 캐시이므로 컨텍스트 스위치를 사용하면 캐시 미스가 발생하여 이 처음 예약 될 때 스레드가 조금 더 느리게 실행됩니다. 사람은 방법을 캐시 미스과 그 가능성이 반대 (캐시 히트)의 개념을 이해하기 쉬운 설명 할 수 있습니까? 컨텍스트 전환으로 인해 많은 캐시 누락이 발생하는

concurrency language-agnostic cpu cpu-architecture cpu-cache 2013-09-01

---

1열

1답변

Infinispan : 응답에 둘 이상의 요소가 같지 않음

Infinispan을 L2 캐시로 사용하고 있으며 두 개의 응용 프로그램 노드가 있습니다. 두 개의 앱에있는 L2 캐시가 복제됩니다. 이 두 앱은 동일하지 않습니다. 내 앱 중 하나는 웹 서비스를 사용하여 데이터베이스를 채우고 다른 앱은 데이터베이스를 GUI로 실행합니다. 두 앱 모두 데이터베이스를 광범위하게 읽고 쓸 수 있습니다. 앱을 실행 한 후 다음

caching jboss infinispan cpu-cache 2013-05-29

---

3열

1답변

캐시 미스가 어떤 위험에 빠지나?

파이프 라인의 다섯 단계에서 위험의 세 가지 유형이 있습니다 : - 1) 제어 위험 : - 점프/경우 2) 데이터 위험 : - RAW (쓰기 후 읽기), WAR (후에 쓰기 , WAW는() 쓰기 후 쓰기) 읽기 3) 구조적 위험 : - 두 개의 지침 (위험의 종류가하는 ) wiki과 같은 시간에 같은 자원을 사용하려고 할 수있는 경우에 구조 위험이 캐시가

assembly cpu-architecture mips32 cpu-cache 2013-06-01

---