cpu-cache

0열

1답변

L2 캐시 CPU 비교

따라서 4 기가비트의 L2 캐시를 사용하는 구형 Q8300 쿼드 코어 CPU가 있으며 곧 6600k로 업그레이드 할 생각입니다. 필자는 6600k의 모든 사양을 살펴본 결과 더 작은 L2 캐시가 있음을 알게되었습니다. 1MB 정도입니다.이 문제는 무엇입니까? 아니면 6600k의 하위 L2 캐시가 응용 프로그램이 상위 L2 캐시에 의존하여 데이터를 저장하는

cpu-cache 2016-10-19

---

1열

1답변

캐시 친화적 인 루프보다 2 차원 어레이에서 캐시되지 않는 루프를 캐시하십시오.

MSVC++로 컴파일 할 때 버전 1이 버전 2보다 빠른 이유는 무엇입니까? 버전 1 : for (int i = 0; i < N; ++i) for (int j = 0; j < N; ++j) for (int k = 0; k < N; ++k) res1[i][j] += mat1[i][k] * mat2[k][j]; 버전 2 fo

c++ visual-c++ multidimensional-array cpu-cache 2016-09-24

---

0열

2답변

자주 실행되는 표현식이 그 결과를 캐시에 저장합니까?

for (int i = 0; i < foo + bar; ++i) { // do something } foo + bar이 큰 숫자이고 루프 반복 중에 값이 변경되지 않는다고 가정하십시오. 즉, 루프의 몸체는 foo 또는 bar을 변경하지 않습니다. foo + bar의 값이 어딘가에서 캐시됩니까? 아니면 매번 재평가 되나요? C/C++은 Ja

java c++ caching compiler-optimization cpu-cache 2016-08-22

---

1열

1답변

MESI 프로토콜. 캐시 미스로 작성하십시오. 메인 메모리 값을 가져와야하는 이유는 무엇입니까?

MESI 프로토콜 구현시 쓰기 미스 정책에 할당으로 쓰기 구현. 쓰기 요청이 있고 캐시 라인의 다른 사본이없는 캐시 미스가 있다고 가정 해 봅시다. 이 diagram은 다음 단계는 주 메모리 (또는 L2 캐시)에서 값을 가져 와서 저장하고 캐시 라인을 M (수정 됨)으로 표시하는 것입니다. 나는 새로운 값이 캐시 블록에 저장되어 있다고 가정한다. 질문은 :

caching cpu-cache mesi 2016-08-27

---

5열

2답변

캐시 라인 크기만큼 넓은 데이터 버스가없는 이유는 무엇입니까?

캐시 미스가 발생하면 CPU는 전체 캐시 라인을 주 메모리에서 캐시 계층으로 페치합니다. (일반적으로 x86_64에서 64 바이트) 이것은 최신 64 비트 시스템에서 8 바이트 너비의 데이터 버스를 통해 수행됩니다. (워드 크기가 8 바이트이기 때문에) EDIT : "데이터 버스"는이 문맥에서 CPU 다이와 DRAM 모듈 간의 버스를 의미합니다. 이 데이터

caching memory cpu-architecture cpu-cache micro-architecture 2016-08-27

---

1열

1답변

MESI 프로토콜. 캐시 미스로 기록하지만 캐시 라인 복사는 다른 CPU에 있습니다. 왜 메인 메모리에서 가져 오기가 필요합니까?

다른 캐시 (예 : 공유/독점 상태)에서 복사 캐시 미스의 경우이 diagram에 따르면. 단계는 다음과 같습니다 (캐시 라인의 사본) 1 스누핑 코어는 잘못된에 상태를 설정합니다. 2 현재 캐시는 신선한 메인 메모리 값입니다. 왜 스누핑 코어 중 하나가 캐시 라인 값을 버스에 넣을 수 없습니까? 그리고 잘못된 상태로 이동합니다. 동일한 알고리즘이 기존 사

caching cpu-cache mesi 2016-09-04

---

1열

2답변

cpu cache-miss를 (를) 재생할 수 없습니다.

안녕하세요! 나는이 훌륭한 기사 : What every programmer should know about memory을 읽고 있습니다. 지금은 CPU 캐시가 작동하는 방식을 파악하고 캐시 누락과 함께 실험을 재현하려고합니다. 목표는 액세스되는 데이터의 양이 증가 할 때 성능 저하를 재현하는 것입니다 (그림 3.4). 나는 퇴화를 재현해야하는 작은 프로그램

cpu-cache 2016-09-07

---

0열

3답변

(읽기/쓰기) CPU는 L1, L2, L3

캐시 나는 그 알고리즘을 최적화 할 수 있지만 나는 또한 하드웨어 레벨에 최적화 원하는 물론 초 성능 을 필요로하는 작업을 사용하는 방법. 최적화의 또 다른 종류는 CPU 캐시 (L1, L2, L3)을에 넣어 수 나는 물론 내 작업을 처리하는 스레드에 전체 코어를 할당하기 위해 CPU 선호도를 사용할 수 있습니다 가능한 한 멀리 "RAM 액세스"대기 시간을

cpu cpu-usage cpu-architecture cpu-cache cpu-cores 2016-10-27

---

0열

1답변

마지막 레벨 캐시가 메모리 컨트롤러로 보내는 메모리 요청을 기록/가져 오는 방법은 무엇입니까?

LLC miss가있는 경우 메모리 요청을 MC로 전송하여 메모리에서 데이터를 가져옵니다. LLC에서 MC로 보낸 메모리 요청에 대한 정보 (주소/[읽기 또는 쓰기]/정확한 타이밍)를 얻을 수있는 도구가 있습니까? 이 정보를 내 MC 시뮬레이터의 입력으로 사용하여 스케줄 할 수 있습니다. 이전에 pin이라는 도구를 사용했습니다. 그러나 가상 메모리 주소 만

caching memory request simulator cpu-cache 2016-11-02

---

2열

3답변

왜이 C++ 코드가 더 빠르지 않습니까?

모두 : 두 개의 코드가 있습니다. 첫 번째는 다음과 같습니다 #include <iostream> using namespace std; static constexpr long long n = 1000000000; int main() { int sum = 0; int* a = new int[n]; int* b = new

c++ performance cpu-cache 2016-11-04

---