PUSH 및 POP이 RISC 또는 CISC 지침 인 경우 인터뷰에서 질문을 받았습니다. 나는 그들이 RISC라고 말했다. 그러나 그들은 실제로 그들이 CISC 지시라고 말했다. 필자는 ARM (일반적인 RISC 구현)에 이러한 지침이 있지만 ARM은 순수 RISC가 아닌 혼합되어 있다고 지적했습니다. 확실한 증거를 찾을 수 없습니다. PUSH 및 POP
Java 또는 일부 유사한 언어의 동시성은 스레드 또는 작업 수준 병렬 처리를 통해 달성됩니다. 그러나 하드웨어 또는 런타임에서 최상의 성능을 얻기 위해 ILP를 사용합니다. 조금 더 자세히 설명 : 다중 스레드 (예 : 시스템 당 총 4 개의 스레드)가있는 다중 코어 프로세서 (시스템 당 4 개)에서 여러 스레드 중 하나 (이 경우 8 개)에서 Java
와 MIPS 또는 ATOM을 위해 컴파일 할 수 없습니다. gcc -S -march=mips32 -o mainMIPS.s main.c
하지만 다음과 같은 오류가 발생합니다. main.c:1:0: error: bad value (mips32) for -march= switch void f() { ^ 어떻게 해결할 수 있습니까? gcc (Ubuntu 5.4
MULU 명령어와 관련하여 질문이 있습니다. 내가 알아챈 한 가지는 데이터 레지스터에 000FFFFF 값이 있다고 가정합니다. 그리고 00FFFFFF를 포함하도록 다른 F를 넣고 싶다고 가정 해 봅시다. MULU #16, D4
을 그리고 나는 (내가 00FFFFFF를 얻을) 명령을 ADD 수행하여 다른 F를 추가 : 내가 주로하는 일은과 같이 (16)에
명령어 세트 아키텍처 설계시 고려해야 할 두 가지 주요 요인은 무엇입니까? 나는 ISA가 무엇인지 압니다. 그러나 고려해야 할 요소는 무엇입니까? 나는 이미 Wikipedia를 리뷰했지만 도움이되지는 않는다. ISA의 디자인 문제로 발견했습니다. 이전 버전과의 호환성 는 인터럽트가 필요합니까? 하지만이 두 가지 요소가 다소 혼란 스럽습니다. 어느 누구도 도
부동 소수점 명령어를 사용하는 함수를 최적화하는 중입니다. 벤치 마킹을 위해 이론적으로 가능한 성능을 파악하기 위해 지침의 실행 대기 시간을 알아야합니다. 내가 A53에 대한 이러한 문서를 찾을 수없는, http://infocenter.arm.com/help/topic/com.arm.doc.uan0015b/Cortex_A57_Software_Optimiza
SPR (특수 목적 레지스터)의 내용을 전역 변수에 저장하려고합니다. 나는 총회에 많은 경험이없는,하지만 난 다음 그것을 시도 : .global __The_Global_Variable
mfspr r16, 695 #695 is the number of the SPR Register
stw r16, __The_Global_Variable #I get S
그래서 여기에 내가 달성하고자하는 것이있다. 내 컴퓨터에서 은 Microsoft Visual Studio 2015 또는 이상으로 컴파일해야하는데, 사용자의 CPU에서 사용할 수있는 최신 SIMD instrunction에 따라 일부 코드에 다른 버전이 있어야합니다. , SSE3 , SSSE3, SSE4.1, SSE4.2, AVX, AVX2 및 AVX512.
코드 삽입 공격을 피하기 위해 프로세서가 명령어 세트를 무작위로 추출하는 현대 프로세서에서 약 instruction set randomization을 읽었습니다. 실제로, Wikipedia 설명은 나에게 명확하지 않다. 친절하게도 누군가가 그 과정을 명확한 방법으로 설명 할 수 있습니까? 관련된 열쇠가 있습니까?