lattice-diamond

0열

1답변

Lattice Diamond 2.1

내 컴퓨터를 WinXP에서 Win7로, 그리고 설치된 Lattice Diamond 3.1에서 업그레이드했습니다. 좀 더 복잡한 시뮬레이션이 멈추지 만, Active-HDL은 100 % CPU 시간을 사용하며 분명히 무한 루프 상태입니다. 어리 석음으로 나는 Lattice Diamond 2.1이나 2.2를 설치하지 않았으며 믿을 수 없을 정도로 Lattice

vhdl active-hdl lattice-diamond 2014-04-19

---

0열

1답변

합성 중 오류

시뮬레이션 목적으로 아래 주어진 Verilog 코드를 작성했습니다. 시뮬레이션 중에 올바르게 작동합니다. module read_1(clk,reset); input clk,reset; reg [0:23]dataout; reg htpv; reg [0:23]e_data; reg[1:24]data_out; reg [25:0]cpv,cpv_round,e_

verilog lattice-diamond 2013-02-06

---

0열

3답변

경고 "무부하"하지만

이 내가 어떤의 UART의 각 인스턴스에 대해 래티스 다이아몬드에서 이러한 경고를 가지고 왜 볼 수 없습니다 (현재 11) WARNING - ngdbuild: logical net 'UartGenerator_0_Uart_i/Uart/rxCounter_cry_14' has no load WARNING - ngdbuild: logical net 'UartGe

vhdl fpga lattice-diamond 2012-04-21

---

2열

2답변

래티스 다이아몬드 : 시계 설정

Verilog를 배우고 CPLD로 작업 중이므로 막혔습니다. 내가 작성한 코드는 LED를 토글 (toggle)하지만 합성 중에 경고를 계속합니다. 찾을 추정 시계 LEDON | | 기간 1000.00ns와 CLK MT420 : @W : //toggles LED on and off after 1000000 clock cycles module LEDON(

warnings delay verilog led lattice-diamond 2012-07-02

---