riscv

    0열

    1답변

    RISC V 벤치 마크 모음에서 mm 벤치 마크 란 무엇입니까

    rocketchip 아키텍처에서 mm 벤치마킹이 어떤 종류의 계산인지 모르겠습니다. 이 링크에는 mmmm가 포함되어 있습니다. https://github.com/riscv/riscv-tests/tree/130702297a010b4a2e7452bb48f0da88c0b30aa9/benchmarks
    riscv 2017-09-28

    1열

    1답변

    부동 소수점 유닛 - 오픈 소스 하드웨어 구현

    소년, StackOverflow에서이 녀석들이 실제로이 질문을하기 전에 생각해 봅니다.이 첫 번째 질문을 쓰는 실제 무대 공포증이 있습니다. 검색하는 동안 찾은 자료를 제공 하겠지만 먼저 주제 자체에 대해 자세히 설명해 드리겠습니다. 즉, 나는 Floating Point Unit의 연구에 관심이 있습니다. 그러므로, 사용 가능한 오픈 소스 하드웨어 구현을보
    riscv chisel fpu 2017-11-20

    0열

    1답변

    디버깅 (스파이크 : 알 수없는 옵션 --gdb 포트)

    RISCV 도구를 구축하고 GCC 후 (from lowrisc, isa-sim 및 not riscv-tools을 복제는) 내가 GDB 단계 here과 디버깅에 갇혔어요. gdb의 두 번째 터미널 대상 원격 시간 초과입니다. 제 1 단자에 내가 spike --gdb-port 9824 pk tests/debug를 실행하거나 spike --gdb-port 982
    gdb riscv 2017-03-28

    1열

    1답변

    GCC 7.1.1 RISCV 컴파일 (링크) 오류, 호환되지 않음 ABI

    Windows 컴파일 7-64 비트 플랫폼에서 최신 GCC for RISCV에서 기본 컴파일을 수행하는 데 어려움이 있습니다. & RISCV 용 링크. 도구가 설치 : 7.1.1-2-20170912-2255이 https://github.com/gnu-mcu-eclipse/riscv-none-gcc/releases/ 플랫폼에서받은 : 윈도우 7, 64 비트,
    gcc cross-compiling toolchain riscv 2017-10-13

    1열

    1답변

    RISC-V ISA 가장 중요한 40 가지 명령어 구현

    C++에서 RISC-V 아키텍처 (파이프 라인 프로세서 용 ISA)를 구현해야합니다. 모든 ISA가 구현 될 수 없기 때문에, 어떤 사람이 가장 중요한 약에 관해 말해 줄 수 있습니까? 40 내가 포함해야하는 지침 집합은 무엇입니까? 도와주세요
    riscv 2017-12-05

    1열

    1답변

    RISCV : spike pk hello returns 실행하지 못했습니다.

    저는 RISCV 및 Ubuntu (64it) env를 처음 사용합니다. 이 문제를 해결하는 방법을 모릅니다. RISCV 툴체인을 만들었으며 "riscv64-unknown-elf-gcc -o hello hello.c"명령을 사용하여 hello.c를 컴파일 할 수있었습니다. hello 오브젝트 파일이 성공적으로 생성되었습니다. 내가 실행될 때 그러나, 반환 "
    riscv 2017-04-01

    1열

    1답변

    riscv에서 isa-simulator와 C++ 시뮬레이터의 차이점은 무엇입니까?

    저는 RISC-V에 들어가기 시작했습니다. 나는 소스 코드 저장소에 다이빙 해요 동안, 나는 많은 시뮬레이션 환경이 존재하는 것을 발견했다. 하지만 혼란 스러웠던 것은 로켓 저장소의 chisel3 RTL에서 비롯된 riscv-tool과 C++ 시뮬레이터에서 파생 된 ISA 시뮬레이터가있는 이유입니다. 이 시뮬레이터의 차이점은 무엇입니까?
    riscv 2017-12-13

    2열

    2답변

    Chisel 3의 대기열 표준 라이브러리 인터페이스는 무엇에 합성됩니까?

    Queue 및 기타 표준 라이브러리 인터페이스 (Decoupled, Valid 등)는 Cheat-Sheet에, 좀 더 자세한 내용은 Chisel Manual에 있습니다. 또한 StackOverflow에서이 두 가지 대답을 발견했습니다 - here 및 here. 그러나 이러한 리소스 중 어느 것도 플라스틱 방식으로 설명하지 못합니다.이 인터페이스의 목적을 이
    riscv chisel 2017-12-14

    0열

    1답변

    RiscV 어셈블러 - 레지스터와 즉시 피연산자에 대해 예상 한 결과가 출력되지 않습니다.

    다음 코드를 컴파일 중입니다 (RV32I 어셈블러 사용). 명령 줄에 오류가 게시되지 않았습니다. slt x15,x16,x17 # line a slt x15,x16,22 # line b immediate operand slti x15,x16,22 # line c sltu x15,x16,x17 # line d
    riscv 2017-04-21

    0열

    1답변

    RISC-V RV32M spec v2.0 : DIV보다 먼저 zero-check하지 않는 이유는 무엇입니까?

    정수 나누기 예외에 대한 주석은 DIV 뒤에 분기를 추가하여 0으로 나누기를 확인합니다. 모든 약수가 레지스터에 포함되므로 DIV보다 먼저 약수를 확인하는 것이 효율적입니다. DIV를 먼저하는 것이 왜 중요할까요?
    riscv 2017-12-28
최근 질문