riscv

    1열

    1답변

    rocketchip에서 타일 내의 코어 개수 사용자 정의

    RISC-V를 사용 중입니다. 타일의 코어 수를 사용자 정의하고 싶습니다. 수정해야 할 chisel 파일은 무엇입니까?
    riscv chisel soc 2016-09-13

    -1열

    1답변

    riscv linux에 파일을 넣는 방법은 무엇입니까?

    ri 1. Zipboard에 risc-v linux 로켓 칩을 설치하려고 시도했는데 riscv linux에 성공적으로 들어갔다. 그러나 어셈블러에서 컴파일 한 파일 (riscv64-unknown-linux-gnu-g ++ 명령어 사용)을 riscv linux에 넣을 수는 없습니다. 누군가 그것을 넣어 줄 어떻게 말해 줄래? (ps 파일을 root.bin이라
    linux riscv zynq 2016-10-05

    0열

    2답변

    실제 RISC-V 명령어 코드는 어디에 있습니까?

    나는 최신 다운로드 ... RISC-V 명령 집합 매뉴얼, 제 1 권 한 : 재미 있지만 결코 실제로 옵 코드/funct3에 대한 값을 제공합니다 사용자 수준 ISA ... 그리고 다른 명령어 형식. 예를 들어, LOAD/STORE/BRANCH 연산 코드는 이름별로 나열되지만 실제로 나타내는 비트 값은 제공하지 않습니다. 여기에 실제 코드가 모두 나열되어
    riscv 2016-08-30

    0열

    1답변

    riscv-tests suite는 어떻게 사용합니까?

    (결국) riscv 테스트 스위트를 빌드하는 방법을 배웠지 만 어떻게 사용합니까? spike dhrystone.riscv 을하지만 어떻게 내가 다른 테스트 가상 머신에 액세스 할 : 나는 분명이 같은 다른 벤치 마크를 실행할 수 있습니까? 모든 다른 부분은 isa 디렉토리 아래에 구축 된 것 같습니다. 그러나 의미있는 출력을 얻으려면 어떻게 사용해야합니
    testing benchmarking riscv 2016-09-04

    5열

    2답변

    RISC-V : 즉시 인코딩 변종 RISC-V 명령에서

    수동 설정, 사용자 수준 ISA, 나는, 2.3 즉시 인코딩 변형 페이지 R를 포맷 명령의 네 가지 유형이있다 (11) 을 이해할 수 없었다 I, S, U가 있다면 SB와 UJ의 변형이 있으며 그림 2.3과 같이 분기와 점프를 의미합니다. 그런 다음 그림 2.4의 RISC-V 명령에 따라 즉시 생성되는 유형이 있습니다. 제 질문은 왜 SB와 UJ가 필요한가
    cpu-architecture riscv 2016-09-10

    2열

    1답변

    어셈블리 언어로 1은 무엇을 의미합니까?

    RISC-V 테스트 패턴의 소스 코드를 읽었습니다. 그리고 매크로가이 가이 코드에 1: 수단을 무엇을 알고 싶어, riscv-test.h에 정의 #define RVTEST_CODE_BEGIN \ .section .text.init; \ .align 6; \ .wea
    assembly gas riscv 2016-09-11

    0열

    1답변

    RISC-V 즉치 (UJ-TYPE) 디코드

    UJ 유형의 즉각적인 디코딩/인코딩 방법과 약간 혼동합니다. https://content.riscv.org/wp-content/uploads/2016/06/riscv-spec-v2.1.pdf의 2.3 장은 이전보다 약간 혼란 스럽습니다. 예를 들어, 내가 알고있는 0300006f 명령어를 디코드하고 싶습니다. 이는 UJ 유형입니다. 도움을 주시면 감사하겠습
    cpu-architecture riscv 2016-10-31

    1열

    1답변

    RISC-V : RISC-V 명령어 세트 설명서, 시프트 즉시 지시에 SLLI, SRLI 및 SRAI

    구현 : SLLI은 (즉시 논리 왼쪽 시프트). SRLI (Shift Right Logical Immediate). SRAI (시프트 오른쪽 산술 즉시). 그것은 일정한 의해 수동 시프트가 I 형 포맷의 특성화로 인코딩으로 언급된다. 시프트 할 피연산자는 rs1이고 시프트 양은 I- 직접 필드의 하위 5 비트에 인코딩 된 입니다. 오른쪽 시프트 유형은 I-
    cpu-architecture riscv 2016-09-14

    2열

    3답변

    RISC-V : JALR에서 최하위 비트를 0으로 설정하는 이유

    RISC-V 명령어 설명서에 설명 된대로 RISC-V 명령어 세트의 JALR에서 최하위 비트를 0으로 설정해야하는 이유는 무엇입니까? 정렬 제안입니까?
    cpu cpu-architecture riscv risc 2016-11-06

    1열

    1답변

    JAL 오프셋을 처리하기 위해 RISCV 링커가 필요합니다.

    다음 RISC-V 어셈블리 코드 (RV32)가 문제를 표시하는 데 사용됩니다. start: jal end end: jal start 나는 ... riscv32-unknown-elf-as -m32 example.s -o example.o 내가 그것을 분해 생성 된 코드를 확인하려면 ... 다음과 같은 출력을 제공 riscv32-unknown-eft
    gcc riscv 2016-11-16
최근 질문