systemc

    2열

    1답변

    g ++ 4.5.2로 컴파일 할 때 클래스에 대한 참조가 모호합니다.

    여기에 약간의 도움이 필요합니다. g ++ 4.1을 사용하여 코드를 작성할 때 "클래스에 대한 참조가 모호합니다"라는 오류가 없습니다. 그것은 단지 동일한 코드를 컴파일 g의 ++ 4.5.2를 사용하는 경우 발생하고, 여기에 코드 조각입니다 : 정말 확실히 유효이 네임 스페이스 구문으로 일어날 이유를 잘 모르겠습니다 #include "tlm_utils/si
    c++ compiler-errors g++ systemc 2012-11-16

    2열

    3답변

    C++에서 다차원 연관 배열을 구현하는 방법은 무엇입니까?

    일부 SystemVerilog를 SystemC/C++로 포팅하고 다차원 연관 배열에 문제가 있습니다. SV에서이 배열의 선언을 고려하십시오. // assume typ_one, typ_two, typ_three are struct or enum types typ_one mda[typ_two][typ_two][typ_three]; 나는 1-D 연관 배열과
    c++ system-verilog systemc 2012-11-29

    0열

    1답변

    SystemC에서 mod 12 카운터 구현

    SystemC에서 계수 12 카운터를 구현하려면 어떻게해야합니까? 나는 도서관에 처음 온 경험이 많지 않습니다. 도와주세요.
    counter systemc 2013-04-28

    0열

    1답변

    호출이 SystemC를

    내가 시뮬레이션을 할 SystemC를 사용하고 에 sc_trace하는 내가 말하는 오류 메시지를 받았습니다 대한 일치 기능 없음이 그램 ++ -I/옵션/자일링스 - 14.2/Vivado_HLS/2012.2/Linux_x86_64/도구// opt/Xilinx-14.2/Vivado_HLS/2012.2/Linux_x86_64/tools/systemc/lib -l
    systemc 2013-03-13

    0열

    1답변

    Visual Studio 2010에서 SystemC 사용

    저는 SystemC을 처음 사용하기 때문에 방금 this 자습서를 사용하여 VS2010과 함께 사용하기 위해 컴파일했습니다. 나는 다음과 같은 프로그램을 디버깅하려고 할 때 그러나 대부분은, libcmtd.lib을 msvcprtd.lib 관련이 있었다 error LNK2005: "public: void __thiscall std::basic_ios<char
    visual-studio-2010 systemc 2013-03-19

    1열

    1답변

    Systemc에서 VHDL 또는 Verilog로 변환

    RTL SystemC 라이브러리를 사용하여 회로를 설계했습니다. 이 회로가 잘 작동하고 제대로 시뮬레이션 할 수 있습니다. 이제는 FPGA에 배포하고 자일링스 ISE에서 사용하기 위해 systemc 코드를 vhdl 또는 verilog로 변환하는 방법을 찾고 있습니다. 할 방법이 있습니까? 또는 모든 프로그래밍을 다시해야하지만이 시간, VHDL?
    vhdl xilinx systemc 2013-05-10

    1열

    2답변

    SystemC의 모듈에 이벤트 트리거 보내기

    내가 원하는 것은 한 모듈에서 다른 모듈로 이벤트를 보내는 것과 같습니다 (버튼을 누르는 것 같은 느낌). 하지만 내가 검색 한 것처럼 그것은 다른 방법으로 수행되어야하는 것 같습니다. 왜냐하면 av 이벤트 트리거/통지를 보내는 표준 방법을 찾지 못했기 때문입니다. 간단한 모델은 2 개의 mudules, 1 Generator 및 1 Controller로 구
    systemc 2013-01-31

    3열

    4답변

    while (a == b); 이 컴파일러 또는 실행에 영향을 않는다</p> <ol> <li><code>while (a==b);</code></li> <li><code>while (a==b) {;}</code></li> </ol> <p>:; 동안 (a ==의 b) 대 {}

    는 아래의 코드 사이의 차이가있다 시각? 이 질문에 대한 배경 : 현재 FW는 코드 1을 사용합니다. 여기서 a 또는 b는 실제로 전역 변수이며 FW는 다른 코어에서 조건이 true가 될 때까지 특정 코어에서 정지하거나 대기합니다. 우리는이 코드를 SystemC에서 시뮬레이션하고 싶습니다.이 "무한"while 루프는 SystemC 컨텍스트 아래에 있지 않으
    c++ c systemc 2013-05-11

    2열

    1답변

    SystemC 2.3.0 모델링 전원 도메인 및 추상 스케줄러

    2012 년 7 월에 새로운 SystemC 라이브러리 2.3.0이 출시되었습니다. 전원 도메인 및 추상 스케줄러와 같은 개념 모델링을 지원할 수 있다고보고되었습니다. SystemC 2.3.0이 전력 도메인 및 추상 스케줄러의 모델링을 지원할 수있는 방법을 확인하거나 작업 한 사람이 있습니까? 참고 문헌의 추천은 감사하겠습니다!
    systemc 2013-02-04

    4열

    1답변

    "run()"유형 함수 및 SystemC가 포함 된 SystemVerilog fork/join

    미리 죄송합니다.이 질문은 코드별로 명확하지 않으므로 기술적으로 옳고 그른 솔루션보다 관습 적으로 많은 노력을 기울여야합니다. 아마도 그것은 한 가지 이상의 방법으로 행해질 수 있습니다. 메모리 컨트롤러의 SystemVerilog 모델을 SystemC로 이식하려고하는데 run() -type 함수 (즉, 연속 처리를 수행하는 영원한 루프)를 변환하는 가장 좋
    system-verilog fork-join systemc 2012-12-19
최근 질문