필자는 필요에 따라 신호를 순차적으로 설정하거나 변경하는 시뮬레이션 프로세스를 작성했습니다. 일반적으로 wait 문을 사용하여 특정 시간 간격을 기다리거나 신호 할당을 기다렸지 만, 신호가, 예를 들어 오는시기 :VHDL 테스트 벤치에서 untimed 신호를 기다립니다.
reset <= '1';
write <= '0';
read <= '0';
wait for 25 ns;
reset <= '0';
chipselect <= '1';
wait until clk = '1';
을하지만 지금은 다른 일을 할 필요가, 나는 일반적으로 0 인 신호가 있고, 나는 그것이 1.로 전환 될 때마다 시뮬레이션 자극을 일시 중지해야 신호는 시간 초과되지 않습니다. 이는 시뮬레이션이 특정 시간에만 기다릴 것이기 때문에 간단한 wait 문으로 처리 할 수 없다는 것을 의미합니다. 그 효과가 항상 발생하기를 바랍니다. 이런 식으로하는 방법?
나는 그것이 당신이하고 싶은 것을 보지 못한다. 신호가 시간 초과되지 않았다는 것은 무엇을 의미합니까? – Owen
@ 정상적인 작동 상태에서 특정 시간 또는 신호 변경 후 신호를 기다립니다. 예를 들어, 일부 작업을 수행하기 위해 코어를 실행 한 후 인터럽트를 기다리는 경우와 같습니다. 그러나 나의 경우는 시간이 맞추어지지 않았다. 내 신호가 언제 1로 설정 될지 모르겠습니다. 언제든지 발생할 수 있습니다. – ProWi
그럼 다른 신호가 올라갈 때 기다리는 중이라면 (예 : 'wait for 25ns') 어떻게됩니까? 25ns 대기가 일시 중지 되었습니까? 초기화됩니까? 전혀 영향을 미치지 않습니까? 다른 신호는 무엇을합니까? 그들의 가치는 변합니까? 개최됩니까? – Josh