이것을 올바르게 이해하면 프로그램 카운터는 실행할 명령어의 주소를 가리키며 대부분의 경우 프로그램 카운터에 4를 더하여 다음 명령어 주소로 진행합니다. 하지만 메모리에있는 단어 (예 : 단어 15)를 가리키는 프로그램 카운터가 있고 다음 명령으로 넘어가려면 다음 명령을 얻기 위해 15를 4로 직접 추가한다고 가정합니까? 어떤 설명이라도 이해 될 것입니다
sched_setaffinity() 호출을 사용하여 특정 CPU 코어 집합에 프로세스를 고정시킬 수 있습니다. 매뉴얼 페이지의 내용 : Restricting a process to run on a single CPU also avoids the
performance cost caused by the cache invalidation that occ
Intel x86 프로세서 용 명령어 세트를 살펴보면서 'mov', 'add', 'mul'과 같은 '직관적 인 명령어'가있는 반면 다른 것들은 'sete'와 같이 부자연 스럽습니다. 문제는 실질적인 문제보다는 호기심 때문입니다. 디자이너가 단일 명령으로 특정 실행 시나리오를 구현하는 이유는 무엇입니까? 그러한 디자인 결정을 설명 할 수있는 독서물을 알고 있
분기 주소가 MIPS로 어떻게 계산되는지 이해할 수 없습니다. 여기 는 프로그램 카운터 (PC)에 발생하는 큰 그림이다 : 나는 오프셋 수 PC에 추가되기 전에 signed-extended입니다 이유를 참조 PC = PC + 4 + ((signed-extended offset)<<2) ,이 설정 될 필요가 단지 16 비트 값이다 32 비트 값으로 변환하지만
누군가 TLB (Translation lookaside buffer) miss와 cache miss의 차이점을 설명해 주시겠습니까? 나는 TLB가 일종의 가상 메모리 주소를 참조한다는 것을 알았지 만 실제로 이것이 의미하는 바를 지나치게 명확하게 밝히지는 않았다. 메모리 블록 (캐시 라인의 크기)이 (L3?) 캐시로로드되고 현재 주소가 현재 캐시 라인에 저
메모리는 바이트 주소 지정 가능하거나 단어 (2 바이트, 4 바이트 등)로 주소 지정 가능합니다 (여기에 잘못 입력 한 경우 수정하십시오). 이 주소 (바이트 주소 지정 가능 또는 워드 주소 지정 가능)는 프로세서 아키텍처에 종속 되나요? 예인 경우 어떤 경우에 우리는 바이트 주소 지정 가능 메모리로 가고 무슨 경우에 워드 어 드레 블 가능 메모리로 가겠습
브랜치 명령에 관한 질문이 있습니다. 따라서 분기하지 않는 RS (4 등록) = 0 RT (3 등록) = 7 : 는 I는 0x00002000 (PC)에 위치 지시하는 경우 동일하지 분기하고 다음을 동일하고 다음 식에 따라야 경우 (! RS = RT) 고토 (PC + 오프셋) PC에는 0x00002000이고 오프셋 0000000000001000 내가 한 일은