다른 회로에서 두 개의 케이블이 들어 왔습니다. 나는 Arduino 또는 전기 imp에 명령을 내릴 때이 두 연결을 만져보고 싶습니다. 기본적으로 꺼져있는 일종의 가상 스위치가 필요하지만 핀에 쓰면 코드를 쉽게 켤 수 있습니다. 본질적으로 나는 코드로 켜고 끌 수있는 순간 전환 버튼을 만들고 싶습니다. 나는 이것을 할 방법이 있음을 알고 있지만, 나는 디지
하나의 레지스터 (8 비트)에서 가장 높은 니블 (4 비트)을 한 단계에서 다른 레지스터의 최상위 니블에 어떻게 할당합니까? 4 LSbs를 바꾸지 않고? 여기 내 제안 솔루션, 나는 두 단계에서 그것을 할 수 있습니다,하지만 난 단 하나의 단계에서 그것을 할 더 독창적 인 솔루션 (어쩌면 더 적은 게이트 또는 지침)이 생각하는 경우 : REGA & = (R
거기에 조합 및 순차 회로가 있습니다. 순차 회로에서는 메모리 요소가 사용됩니다. 비동기 회로는 또한 회로의 메모리 요소처럼 플립 플롭을 사용합니다. 어떻게 그들이 회로에 대한 부적절한 선택이되게 불안정한지를 설명합니다. 어떻게 비동기 회로의 불안정성을 설명 할 수 있습니까?
내가 MEM하는 구조 읽을 포트를 구현하기 위해 노력하고있어 지정된 디폴트를 피하기하는 방법 : 나는 조합 val tag_read = TagType()
대신 순차적 의 사용 class TagType() extends Bundle()
{
import Consts._
val valid = Bool()
val dirty = Bo
다음과 같은 Verilog 코드가 있습니다. 리셋 할 때 카운터의 값을 저장하는 것이 좋습니다. 그러나, 합성 수 있는지 확실하지 않습니다 (메모리가 동기 재설정 필요). DRC violatins가 생기고 메모리, bufreadaddr, bufreadval은 모두 최적화되어 있습니다. 이것을 쓰는 다른 방법은 무엇입니까? module counter (clk
저는 VHDL을 처음 사용하고 있으며 수정할 수없는 문제가 있습니다. 우리는 선택된 시그널 할당이나 테이블 룩업을 사용하여이를 수행해야합니다. 내 것은 일어나지 않을 입력에 신경 쓰지 않기 때문에 두 가지를 조합 한 것입니다. 코드는 기본적으로 2의 보수 입력 또는 오프셋 바이너리에 대해 동일한 출력을 제공한다고 가정합니다. 예를 들어, 10 진수 7은 오
각 모듈은 전원이 다음으로 간주 될 수 [1]의 데이터를 저장할 수있다. [2] 데이터를 조작 할 수 있습니다. (산술 연산) 모듈의 일부 속성 (지금 나와 관련 있습니다.) [1] 모듈의 모든 레지스터/메모리 요소가 RAISING edge입니다. 트리거 됨. 이제이 아키텍처를 사용하여 컴퓨터 프로세서 모델을 생성 할 수 있습니다. 실제 거래 : "컨트롤
MIPS 명령어 세트를 사용하여 바이트 조작을하고 싶습니다. 나는 0x8C2E5F1E있다 $S0을 등록하고 0x10AC32BB을 가지고 $S1을 등록 할 수 있습니다. $S0의 두 번째 바이트 인 5F을 $S1, AC의 세 번째 바이트에 저장하고 싶습니다. 로직은 레지스터 $S0의 바이트를 다른 레지스터에 저장하고 원하는 바이트로 이동하는 것입니다. 그런