0열
1답변
동일한 블록에 차단 및 비 차단 할당을 혼합하지 마십시오.
3열
2답변
이벤트를 Systemverilog에서 참조로 전달할 수 있습니까? 내가 작업을 호출하고 참조로 이벤트를 전달하면 이벤트가 트리거 된 후
0열
2답변
-2열
1답변
Verilog : 4 비트 입력을 2 개 허용하고 4 비트 출력을 출력하는 모듈
1열
1답변
chisel 2.0에서 블랙 박스를 만들려면 어떻게해야합니까?
0열
1답변
0열
2답변
Verilog Falling Edge Detection
0열
1답변
-1열
1답변
-2열
1답변