0열
2답변
0열
2답변
생산자가 myport.put을 실행하기 전에 uvm 소비자의 'put'태스크가 호출되는 원인
1열
1답변
uvm_blocking_put_port 및 uvm_analysis_port를 사용할 위치?
0열
2답변
하나의 객체에 두 개의 'uvm_tlm_b_target_socket'과 두 개의 'b_transport'구현이있을 수 있습니까?
1열
1답변
여러 명의 생산자 및 단일 소비자의 경우 어떻게해야합니까?
0열
3답변
시스템 Verilog 모듈과 인터페이스를 바인딩하는 방법은 무엇입니까?
0열
1답변
1열
1답변
uvm monitor methodology & run_phase
0열
1답변
0열
2답변