0열
1답변
0열
2답변
0열
1답변
SystemVerilog를 나는 다음과 같은 기본 클래스가 부모 클래스
1열
1답변
0열
4답변
UVM : 모든 구성 요소에 대해 100 사이클마다 호출되는 작업을 만듭니다.
0열
1답변
SysteVerilog, UVM uvm_reg_adapter. uvm_sequences 대신 uvm_sequence_item을 사용하는 방법이 있습니까
0열
1답변
1열
1답변
vr_ad_sequence에서 읽기 데이터를 얻는 방법
0열
1답변
UVM - 오류 - 근처 ":": 구문 오류, 예기치 않은 ':', 난 내 자신의 my_macros 파일을 만들 식별자 또는 시계
0열
1답변