fpga

    5열

    3답변

    자일링스 XST 툴에서 LUT 및 슬라이스를 사용하는 방법을 명시 적으로 정의 하시겠습니까?

    XST 도구를 사용하여 합성 된 자일링스 버텍스 5 FPGA 용 VHDL로 작성된 LUT 및 슬라이스의 매우 구체적인 동작을 구현하려고합니다. 추측하여 내 도구를 사용하여 내 동작을 달성 할 수 있는지 여부를 모르겠다. 어떻게 이런 일이 발생하도록 명시 적으로 지시합니까? 저는 CLB에 4 개가있는 Virtex5에서 6 입력 LUT를 사용하는 것에 대해 이
    vhdl fpga xilinx 2011-03-02

    3열

    2답변

    FPGA 구현을위한 파이프 라인 처리량을 최적화하는 가장 좋은 방법은 무엇입니까?

    예를 들어 주어진 파이프 라인을 최대한 활용하기 위해 리 타이밍 및/또는 c-slow를 어떻게 활용할 수 있습니까? 리 타이밍을 사용하면 일부 모듈은 입력에 시프트 레지스터를 추가하여 (순방향 레지스터 밸런싱)보다 나은 결과를 얻는 반면 다른 모듈은 출력에 시프트 레지스터를 사용하면 더 나은 결과를 얻을 수 있습니다 (역방향 레지스터 밸런싱). 지금은 나는
    vhdl verilog fpga hdl system-verilog 2011-04-28

    1열

    1답변

    Xilinx Simulink에서 절대 수를 얻는 방법은 무엇입니까?

    자일링스 시뮬링크에서 신호의 절대 값을 얻어야한다. 나는 mcode 블록을 사용하고 그것을 달성하기 위해 matlab 코드를 작성할 수있다. 그러나, 그것을하는 더 좋은 방법이 있는지 궁금해. Simulink (Xilinx)를 사용하는 데있어 매우 새로운 기능입니다. Xilinx 라이브러리의 Simulink 에서처럼 abs 블록이 있습니까? 감사
    fpga xilinx system-generator 2011-05-07

    1열

    1답변

    Xilinx Simulink의 신호 사인

    DQPSK 변조기 및 복조기를 구현 중입니다. Simulink에서 exp (1j * Phase)를 계산하고 싶습니다. 어떻게 그러한 모델을 실현할 수 있습니까? 이 방향으로 어떤 도움을 매우 극명하게 될 것이다 : 여기 는 단계를 계산하는 모델의 일부입니다. 0 PI/2, PI, 3 * 파이/2 (컨 스텔 레이션 포인트) 읽기 감사 키란 구현
    matlab verilog fpga simulink xilinx 2011-05-08

    2열

    1답변

    멘토의 FPGA에서 중요한 경로

    저는 moduleware 및 VHDL로 RTL 디자인을하고있는 Mentor FPGA와 협력하고 있습니다. 지금은 멘토 그래픽스 Precision RTL 합성 GUI를보고 있습니다. 누구든지이 도구를 사용하여 중요한 경로를 얻을 수있는 방법을 알고 있습니까?
    right-to-left fpga 2011-05-08

    4열

    1답변

    행렬 곱셈

    두 질문에 정말,하지만 그것은 더 자세한 설명하고 싶다 : 것은 그냥을주는 : 을 나는 복잡한 벡터의 행렬 곱셈을 포함하는 변조기를 구현하고있다 예 : cck_encoding_table(1,:)= [ 1j 1 1j -1 1j 1 -1j 1 ]; cck_encoding_table(2,:)= [ -1j -1 -1j 1 1j 1 -1j 1 ]; cck_enc
    fpga simulink xilinx system-generator 2011-05-09

    2열

    2답변

    Xilinx Simulink의 타이밍 신호 이해

    Simulink (Xilink Library)의 타이밍 신호 개념을 이해하는 데 약간의 문제가 있습니다. 내가 예와 함께 설명합니다 , 는 직렬 비트 스트림이 있고 심지어 비트 홀수의 합을하고 싶습니다 가정, 그래서 당신은 아마 이런 matlab에 코드 뭔가를 작성합니다 : Data_Bits=[1 2 3 0 4 5 1 2 0 9]; Sum_Bits=[]
    synchronization verilog fpga simulink xilinx 2011-05-12

    -1열

    3답변

    VHDL을 사용하여 24MHz 및 12MHz 클록을 8MHz 클록으로 변환하는 방법은 무엇입니까?

    VHDL을 사용하여 24MHz 및 12MHz 클럭을 8MHz 클록으로 변환하는 코드를 작성하고 있습니다. 누구든지이 코딩에서 나를 도울 수 있습니까? 미리 감사드립니다.
    vhdl fpga 2011-05-13

    1열

    2답변

    FPGA 웹에 연결

    일부 FPGA 보드에는 이더넷 포트가있을 수 있습니다. 그러나 TCP/UDP 패킷을 수신하고 디코딩하기 위해 인터넷에 FPGA 보드를 어떻게 연결할 수 있습니까? 기본적으로 TCP 또는 UDP를 통해 서버에서 데이터를 수신하고 보드에서 처리하려고합니다.
    fpga 2011-04-05

    0열

    3답변

    구성 bitsream 및 Microblaze 소프트웨어가 포함 된 자일링스 Spartan-6 용 부팅 가능한 SPI 플래시 (PROM 파일)를 만드는 설계 과정

    시리얼 SPI 플래시 용으로 PROM 파일 (.MCS)을 생성하는 적절한 절차를 알고 싶습니다. Microblaze 프로세서에서 사용할 FPGA 컨피규레이션 비트 스트림과 소프트웨어를 모두 포함하십시오. 이것은 내 하드웨어 및 소프트웨어 설계가 모두 완료되었다고 가정합니다. 몇 가지 비 휘발성 메모리 디바이스가있는 SP605 인 Xilinx Spartan-
    fpga xilinx spi 2011-04-13
최근 질문