0열
1답변
인터페이스 포트는 실제 인터페이스를 전달해야합니다. 시스템 Verilog
1열
1답변
신호의 상승 및 하강을 카운트 할 수있는 합성 가능한 RTL을 작성하는 방법
0열
2답변
VHDL 경고 중요한 출력에서 경고 "경고 (13024) : 출력 핀이 VCC 또는 GND에서 멈춤"
0열
1답변
Verilog 합성 오류 : include 지시문을 사용할 때 "endmodule이 필요합니다"
0열
1답변
-2열
1답변
1열
1답변
0열
1답변
Verilog $ deposit with indexes 사용 방법
1열
1답변
0열
1답변
다른 프로세스에서 SystemC의 SC_THREAD를 재설정하는 올바른 방법